JPS6192027A - Waveform shaping circuit - Google Patents
Waveform shaping circuitInfo
- Publication number
- JPS6192027A JPS6192027A JP60118479A JP11847985A JPS6192027A JP S6192027 A JPS6192027 A JP S6192027A JP 60118479 A JP60118479 A JP 60118479A JP 11847985 A JP11847985 A JP 11847985A JP S6192027 A JPS6192027 A JP S6192027A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- resistors
- pulse signal
- waveform shaping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007493 shaping process Methods 0.000 title claims abstract description 28
- 230000007704 transition Effects 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000009825 accumulation Methods 0.000 description 6
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はトランジスタ化された双安定マルチバイブレー
タを含む波形整形回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a waveform shaping circuit including a transistorized bistable multivibrator.
従来から分局回路等には双安定マルチバイブレータが用
いられており、その内でも回路構成が簡単で外部負荷の
変化に安定性の大きい固定バイアスを用いた飽和形が多
い。この双安定マルチバイブレータと双安定マルチパイ
ブレークを駆動するトリガ回路とを含めて波形整形回路
を構成している。Conventionally, bistable multivibrators have been used in branch circuits and the like, and among these, there are many saturated types that use a fixed bias, which have a simple circuit configuration and are highly stable against changes in external loads. A waveform shaping circuit includes this bistable multivibrator and a trigger circuit that drives the bistable multivibrator.
第1図は、従来の波形整形回路の一例を示し、図に2い
て第一および第二のトランジスタ10および11と抵抗
6,7.8および9とで双安定マルチバイブレータを構
成し、端子1および2は電源端子であり、通常端子2は
接地されており、端子4および5は出力端子である。第
三および第四のトランジスタ12および13と抵抗14
および15とでトリガ回路を構成しており、トランジス
タ10′f6よび11を駆動するためのものであり、端
子3はトリガ信号入力印加端子である。トランジスタ1
0および11のエミッタは接地されており、トランジス
タ10のコレクタは抵抗6を通して電源端子1に接続さ
れるとともに出力端子4に接続されている。トランジス
タ11のコレクタは抵抗7を通して電源端子IIこ接続
されるとともに出力端子5に接続されている。トランジ
スタ10および11のベースは抵抗8および9を通して
トランジスタ11および10のコレクタlこ接続されて
いる。トランジスタ12および13のエミッタはトラン
ジスタ11および10のベースに接続されており、トラ
ンジスタ12方よび13のベースはトランジスタ13お
よび12のコ1/クタに接続されておりトランジスタ1
2および13のコレクタは抵抗14および15を通して
入力端子31こ接続されている。上記回路構成において
トランジスタ10と11.12と13の特性が揃ってお
り抵抗6と7,8と9および14と15の抵抗値がほぼ
同等であることが好ましい。FIG. 1 shows an example of a conventional waveform shaping circuit. and 2 are power supply terminals, terminal 2 is usually grounded, and terminals 4 and 5 are output terminals. Third and fourth transistors 12 and 13 and resistor 14
and 15 form a trigger circuit for driving transistors 10'f6 and 11, and terminal 3 is a trigger signal input application terminal. transistor 1
The emitters of transistors 0 and 11 are grounded, and the collector of transistor 10 is connected to power supply terminal 1 through resistor 6 and also to output terminal 4. The collector of the transistor 11 is connected to the power supply terminal II through the resistor 7 and also to the output terminal 5. The bases of transistors 10 and 11 are connected to the collectors of transistors 11 and 10 through resistors 8 and 9. The emitters of transistors 12 and 13 are connected to the bases of transistors 11 and 10, and the bases of transistors 12 and 13 are connected to the collectors of transistors 13 and 12.
The collectors of resistors 2 and 13 are connected to input terminal 31 through resistors 14 and 15. In the above circuit configuration, it is preferable that transistors 10 and 11, 12 and 13 have the same characteristics, and resistors 6 and 7, 8 and 9, and 14 and 15 have substantially the same resistance values.
かかる波形整形回路の動作は以下の挿くである。The operation of such a waveform shaping circuit is as follows.
第一のトランジスタ10がオンのときには、第二のトラ
ンジスタ11のベースにはトランジスタ10の飽和α圧
を抵抗8を通した電圧が印加されているが、飽和電圧に
対してトランジスタのベース−エミッタ間順方向避圧が
十分大きいためトランジスタ11はオフとなり、トラン
ジスタ10のベースには抵抗7および9で決まる電流が
流れつづけ、一つの安定状態にある。いま入力端子31
こ正のトリガ信号を加えたとすると、トランジスタ12
および13のエミッタ電位を比較するとトランジスタ1
3のエミッタ電位の方が高いためトランジスタ12がオ
ンしてコレクタには抵抗14で決菫る電流がベースには
抵抗1′Sで決まる電流がそれぞれ流れその和電流がエ
ミッタを通してトランジスタ11のベースに流れ込むた
めトランジスタ11は強制的にオンlこなる。このとき
トランジスタ11のコレクタ電位は下がり、この電圧は
トランジスタ10のベースに伝えられてこのトランジス
タ10のコレクタ電流を減らすように働き、この電流変
化は抵抗6により検出されてトランジスタ11のベース
電流を増すように働くので、最終的には。When the first transistor 10 is on, a voltage is applied to the base of the second transistor 11 through the resistor 8, which is the saturation α voltage of the transistor 10. Since the forward avoidance pressure is sufficiently large, the transistor 11 is turned off, and the current determined by the resistors 7 and 9 continues to flow through the base of the transistor 10, and the transistor 10 is in a stable state. Now input terminal 31
If this positive trigger signal is applied, the transistor 12
Comparing the emitter potential of transistor 1 and 13,
Since the emitter potential of transistor 3 is higher, the transistor 12 is turned on, and a current flows to the collector and is determined by the resistor 1'S, and a current flows to the base, which is determined by the resistor 1'S.The sum of the currents passes through the emitter and flows to the base of the transistor 11. Because of this current, transistor 11 is forced to turn on. At this time, the collector potential of the transistor 11 decreases, and this voltage is transmitted to the base of the transistor 10 and acts to reduce the collector current of the transistor 10. This current change is detected by the resistor 6 and increases the base current of the transistor 11. So in the end it works like this.
トランジスタ10がオフでトランジスタ11がオンとい
う状態で安定する。このときトランジスタ13はオフ状
態にある。The state is stabilized with transistor 10 off and transistor 11 on. At this time, transistor 13 is in an off state.
上記の動作を第2図に示すトリ力信号を加えた場合につ
いて説明する。The above operation will be explained in the case where the tri-force signal shown in FIG. 2 is applied.
第2図に示すトリガ信号20は繰り返し周波数1/Tで
この領は双安定マルチバイブレータの動作がそれ以上の
周波数で不安定となる分解能周波数fmより充分小さな
値であり、正のパイレベル期間の時間をtl!、接地電
位付近のロウレベル期間の時間をtLとし、缶幅を人で
六わされる信号である。The trigger signal 20 shown in FIG. 2 has a repetition frequency of 1/T, which is a value sufficiently smaller than the resolution frequency fm at which the operation of the bistable multivibrator becomes unstable at frequencies higher than that, and the time of the positive pi level period. TL! , the time of the low level period near the ground potential is defined as tL, and the width of the signal can be changed manually.
出力端子4の信号状態は出力信号24として表わされ、
振幅Bで繰り返し周波数1/2Tである。すなわち、今
パルス信号20がロウレベル期間にトランジスタ10が
オンしトランジスタ11がオフの安定状態にあるとし、
パルス信号がハイレベルに増大する瞬間トランジスタ1
2がオンすることによりトランジスタ11がオン、トラ
ンジスタ10がオフの安定状態に転移し、パルス信号2
0のハイレベルの期間トランジスタ12はオンしており
ロウレベルに減少した瞬間トランジスタ12はオフする
が、双安定マルチバイブレータの一つの安定状態は続く
。The signal state of the output terminal 4 is represented as an output signal 24,
The amplitude is B and the repetition frequency is 1/2T. In other words, assume that the transistor 10 is on and the transistor 11 is off in a stable state during the period when the pulse signal 20 is at a low level.
At the moment when the pulse signal increases to high level, transistor 1
2 turns on, the transistor 11 turns on and the transistor 10 turns off, transitioning to a stable state, and the pulse signal 2
During the high level of 0, the transistor 12 is on, and the moment the level decreases to low, the transistor 12 is turned off, but one stable state of the bistable multivibrator continues.
次のハイレベルのパルス信号20により、トランジスタ
13がオンして、上述したものとまったく対称の動作を
経て元の安定状7QQ lこ戻る。この様なトランジス
タ10(あるいは11)のオン、オフの状態が期間Tご
とにいれかわり繰り返し周波出力される。丈だトランジ
スタ12(あるいは13)はある(to、)期間オン状
態の後は次の(tL、+tH2+tJ期間カットオフ状
態にある。The next high-level pulse signal 20 turns on the transistor 13 and returns to the original stable state through an operation completely symmetrical to that described above. The on/off state of such a transistor 10 (or 11) is alternated every period T, and a frequency is repeatedly output. After the long transistor 12 (or 13) is in the on state for a certain period (to,), it is in the cutoff state for the next period (tL, +tH2+tJ).
かかる波形整形回路においてロウレベル期間tLの短か
い、すなわちチクティサイクルtH/Tの大きいパルス
信号20が印加されるとハイレベル期間tHのときオン
しているトランジスタ12(あるいは13)がロウレベ
ルにパルス信号20が減少してもトランジスタ12(あ
るいは13)がオン状態にあり次のハイレベルのパルス
信号時にもトランジスタ12(あるいは13)がオン状
態を持続し、双安定マルチバイブレータが転移しないこ
ととなる0これはハイレベル期間tHに!2!オ0状態
ICあるトランジスタ12(あるいは13)が駆動信号
のないロウレベル期間にその蓄積時間だけ飽和状態にあ
り、それを経てオフ状態となるが、この蓄積時間lこ対
してロウレベル期間tLの方が短かいパルス信号におい
てはトランジスタ12(あるいは13)が常に飽和状態
にあり、双安定マルチバイブレータを構成するトランジ
スタ10および11の片側のトランジスタ11(あるい
は10)1このみ駆動することとなり双安定マルチバイ
ブレータは一つの安定状態を維Utしまうこととなる。In such a waveform shaping circuit, when a pulse signal 20 with a short low level period tL, that is, a large chicity cycle tH/T is applied, the transistor 12 (or 13) which is on during the high level period tH changes the pulse signal to a low level. Even if 20 decreases, transistor 12 (or 13) remains on, and the transistor 12 (or 13) remains on even at the next high level pulse signal, and the bistable multivibrator does not transition to 0. This is a high level period tH! 2! A certain transistor 12 (or 13) in a 0-state IC is in a saturated state for the accumulation time during the low level period when there is no drive signal, and then turns off, but in contrast to this accumulation time l, the low level period tL is For short pulse signals, transistor 12 (or 13) is always in a saturated state, and only transistor 11 (or 10) 1 on one side of transistors 10 and 11 that constitute the bistable multivibrator is driven, and the bistable multivibrator is One stable state will be maintained.
トランジスタの蓄積時間は、その素子の構造条件、(例
えはエピタキシャル層厚等)特性(例えばエミッタ接地
順方向電流増幅率hFE等)および回路条件等により定
菫る。第3図は横軸にパルス信号のロウレベル期間tL
をとり、縦軸にパルス信号の振幅をとったときの双安定
マルチバイブレータの安定動作領域を示す図であり、領
域イが従来の波形整形回路の安定動作領域である。第3
図の領域イの示す如く、同じ安定動作領域であっても、
パルス信号のロウレベル期間tLが小さいところではパ
ルス信号の振幅範囲は狭くなる。これは領域イの部分よ
り小さい振幅では、双安定マルチバイブレータの安定状
態を反転させるだけの駆動電流が足りないためであり、
又より大きい振幅でに上述したトランジスタ12(ある
いは13)の蓄積時間がパルス信号のロウレベル期間t
Lより大きいため常にトランジスタ12(あるいは13
)が飽和状態lこあり双安定マルチバイブレータが反転
しないことを示すものである。The storage time of a transistor is determined by the structural conditions of the element, characteristics (eg, epitaxial layer thickness, etc.) (eg, common emitter forward current amplification factor hFE, etc.), circuit conditions, etc. In Figure 3, the horizontal axis shows the low level period tL of the pulse signal.
FIG. 3 is a diagram showing the stable operating region of a bistable multivibrator when the amplitude of the pulse signal is plotted on the vertical axis, and region A is the stable operating region of the conventional waveform shaping circuit. Third
As shown by region A in the figure, even in the same stable operating region,
When the low level period tL of the pulse signal is small, the amplitude range of the pulse signal becomes narrow. This is because at amplitudes smaller than region A, there is insufficient drive current to reverse the stable state of the bistable multivibrator.
Furthermore, when the amplitude is larger, the accumulation time of the transistor 12 (or 13) described above is longer than the low level period t of the pulse signal.
Since it is larger than L, transistor 12 (or 13
) indicates that the bistable multivibrator does not reverse when it is in a saturated state.
このようζこ、従来の双安定マルチバイブレータとトリ
力回路を含む波形整形回路においては、パルス信号のチ
クティサイクルが犬となると双安定マルチバイブレータ
の転移が行なわれず分局機能を失うという欠点を有して
いた。更にパルス信号のデクティサイクルがやや小とな
ってもパルス信号の振幅の変動に対して同じく双安定マ
ルチパイブレークが転移せず、パルス信号の振幅設定に
非常に困カ住となる。As described above, the conventional waveform shaping circuit including a bistable multivibrator and a tri-power circuit has the disadvantage that when the pulse signal's chicty cycle becomes dog, the transition of the bistable multivibrator is not performed and the branching function is lost. Was. Furthermore, even if the duty cycle of the pulse signal becomes slightly small, the bistable multi-pie break does not similarly transfer to fluctuations in the amplitude of the pulse signal, making it extremely difficult to set the amplitude of the pulse signal.
本発明は上記の欠点に鑑み簡単な回路構成でパルス信号
のデクティサイクルを大きくとつても更にパルス信号の
振幅の変動に対しても双安定マルチバイブレータの転移
が行なわれ、分局機能を有するとともにパルス信号の振
幅設定も容易となる波形整形回路を得ることにある。In view of the above-mentioned drawbacks, the present invention increases the duty cycle of the pulse signal with a simple circuit configuration, and furthermore, the transition of the bistable multivibrator is performed even in response to fluctuations in the amplitude of the pulse signal, and it has a branching function. The object of the present invention is to obtain a waveform shaping circuit that allows easy setting of the amplitude of a pulse signal.
本発明によれば、第一および第二のトランジスタを含む
双安定マルチバイブレータと、第三および第四のトラン
ジスタを含むトリガ回路とで構成した波形整形回路にお
いて、第三のトランジスタはそのエミッタが第二のトラ
ンジスタのベースIこ接続され、ベースが第四のトラン
ジスタのコレクタに接続されており、第四のトランジス
タはそのエミッタが第一のトランジスタのベースに接続
さし、ベースが第三のトランジスタのコレクタにベース
を接続されており、第三および第四のトランジスタのコ
レクタには第一および第二の抵抗の一端が夫々接続され
ており、これら第一および編二の抵抗の他端共通接続点
とトリガ入力端子との間に第三の抵抗が接続されている
ことを特徴とする波形整形回路が得られる。According to the present invention, in the waveform shaping circuit configured with a bistable multivibrator including first and second transistors and a trigger circuit including third and fourth transistors, the third transistor has an emitter whose emitter is connected to the third transistor. The base of the second transistor is connected to the collector of the fourth transistor, whose emitter is connected to the base of the first transistor, and whose base is connected to the collector of the fourth transistor. The base is connected to the collector, one ends of the first and second resistors are connected to the collectors of the third and fourth transistors, respectively, and the other ends of the first and second resistors are connected to a common connection point. A waveform shaping circuit is obtained, characterized in that a third resistor is connected between the trigger input terminal and the trigger input terminal.
上記従来の波形整形回路におけるトリガ回路の第三ある
いは第四のトランジスタ(12,13)が飽和状態を持
続するため双安定マルチバイブレークが転移せず分局機
能を失うというこさは第三および第四のトランジスタ(
12,13)か飽和したときの蓄積時間がパルス信号囚
のロウレベル期間tLより大であることが原因であるか
ら、第二乃至第三の抵抗によってパルス信号囚のハイレ
ベル期間に第三あるいは第四のトランジスタ(12゜1
3)が飽和しない様にして、この蓄積時間を減少するこ
とにより解決できる。In the conventional waveform shaping circuit described above, the third or fourth transistor (12, 13) of the trigger circuit remains saturated, so the bistable multivib break does not transition and the branching function is lost. Transistor (
12, 13) Since the accumulation time at the time of saturation is longer than the low level period tL of the pulse signal, the second or third resistor causes the third or third resistor to Four transistors (12゜1
This problem can be solved by reducing the accumulation time so that 3) does not become saturated.
以下本発明ζこ係る波形整形回路を実施例に基づき図面
を参照しながら説明する。A waveform shaping circuit according to the present invention will be described below based on embodiments with reference to the drawings.
この発明の波形整形回路のその一実施例を第4図に示す
が、従来の波形整形回路(第1図参照)と同一箇所は同
一符号を付してあり、異なるところは第一および第二の
抵抗14および15の接続点を第四の抵抗17を通して
入力端子3に接続したことである。第5図の実施例1こ
おいて、トリガ回路の動作は正のパルス信号が加えられ
たときトランジスタ12がオンした場合は、そのコレク
タ電流およびベース電流は入力端子3から抵抗17を通
した後抵抗14および15を通して供給されることとな
り、トランジスタ13がオンした場合はそのコレクタ電
流およびベース電流は入力端子3から抵抗17を通した
後、抵抗15および14を通して供給されることとなる
。このため正のパルス信号印加時の抵抗14および15
の接続点の電圧は抵抗17で決菫り、その値はトランジ
スタ12(あるいは13)のベース電圧より扁く更にト
ランジスタ12(あるいは13)のコレクタ電圧は抵抗
14で決まる電圧だけ抵抗14および15の接続点の電
圧より低くなる。即ちVBE□(1s)〉VCEI t
<Is ) 〉Vsatuθ))七なる様抵抗14.
15および17を適切に設定することによりトランジス
タ12(あるいは13)がオンしても飽和しないため第
4図の実施例と同様トランジスタ12(あるいは13)
の蓄積時間を極めて減少することができ、デウティサイ
クルの大きい振幅の犬なパルス信号においても充分安定
な波形整形回路を得ることができる。One embodiment of the waveform shaping circuit of the present invention is shown in FIG. 4. The same parts as the conventional waveform shaping circuit (see FIG. 1) are given the same reference numerals, and the different parts are the first and second waveform shaping circuits. The connection point between the resistors 14 and 15 is connected to the input terminal 3 through the fourth resistor 17. In the first embodiment shown in FIG. 5, the operation of the trigger circuit is such that when the transistor 12 is turned on when a positive pulse signal is applied, its collector current and base current are passed through the resistor 17 from the input terminal 3. It will be supplied through the resistors 14 and 15, and when the transistor 13 is turned on, its collector current and base current will be supplied from the input terminal 3 through the resistor 17 and then through the resistors 15 and 14. Therefore, resistors 14 and 15 when applying a positive pulse signal
The voltage at the connection point is determined by the resistor 17, and its value is lower than the base voltage of the transistor 12 (or 13).Furthermore, the collector voltage of the transistor 12 (or 13) is determined by the voltage determined by the resistor 14 and the voltage of the resistors 14 and 15. The voltage will be lower than the voltage at the connection point. That is, VBE□(1s)>VCEI t
<Is)>Vsatuθ)) Resistance 14.
By appropriately setting transistors 15 and 17, transistor 12 (or 13) will not saturate even if it is turned on.
The accumulation time can be extremely reduced, and a waveform shaping circuit can be obtained that is sufficiently stable even for a large amplitude pulse signal with a duty cycle.
上記説明では第一、第二、第三、および第四のトランジ
スタはNPNfiPNP型トランジスタ記述したが、こ
れらトランジスタをPNP型トランジスタを用いた場合
でも本発明が有効であり同様の効果が得られることは言
うまでもない。In the above description, the first, second, third, and fourth transistors are described as NPNfiPNP type transistors, but the present invention is effective and similar effects can be obtained even when PNP type transistors are used as these transistors. Needless to say.
以上の如く本発明によれは非常に簡単な構成で従来の波
形整形回路機能を損うことなくデウティサイクルの大き
いパルス信号時でも安定な回路動作を行うことができる
。As described above, the present invention has a very simple configuration and can perform stable circuit operation even in the case of a pulse signal with a large duty cycle without impairing the function of a conventional waveform shaping circuit.
また本発明による波形整形回路ではS幅の太きいパルス
信号時でも安定動作が得られるため、電源電圧、周囲温
度および素子のバラ付き等で起る振幅の変動に対しても
安定であるため波形整形回路を構成する素子の設定も容
易となる。Furthermore, since the waveform shaping circuit according to the present invention can obtain stable operation even when a pulse signal with a large S width is used, the waveform shaping circuit is stable even with fluctuations in amplitude caused by power supply voltage, ambient temperature, variations in elements, etc. Setting of elements constituting the shaping circuit also becomes easier.
さらにこの発明による波形整形回路は集積回路化する場
合tこ有効である。すなわち、集積回路で得られるコン
デンサの容量はせいぜい数109F程度であり、このコ
ンデンサを金蓋ないトランジスタと抵抗のみで構成する
ことができ、才た同一半導体集積回路基板上で隣接配置
したトランジスタあるいは抵抗は特性が揃ったものが得
られるからである。Further, the waveform shaping circuit according to the present invention is effective when integrated into an integrated circuit. In other words, the capacitance of a capacitor that can be obtained with an integrated circuit is at most several 109 F, and this capacitor can be constructed from only transistors and resistors without metal caps, and transistors or resistors placed adjacent to each other on the same semiconductor integrated circuit board. This is because a product with uniform characteristics can be obtained.
第1図は従来の波形整形回路の回路図であり、第2図は
トリガパルス信号および出力信号の時間に対する壺幅の
図であり、第3図はこの発明の詳細な説明するための時
間(パルス信号のロウレベル期間)に対するパルス信号
の振幅で安定動作領域を示すグラフであり、第4図はこ
の発明lこよる波形整形回路の一実施例を示す回路図で
ある。
1.2・・・・・・電源端子、3・・・・・入力端子、
4,5・・・・・・出力端子、6,7,8,9,14,
15.17・川・・抵抗、10,11,12.13・・
・・・トランジスタ。
χ・l 図
茶2図 第3目
2ρ
ヒー27←FIG. 1 is a circuit diagram of a conventional waveform shaping circuit, FIG. 2 is a diagram of the width of the trigger pulse signal and the output signal with respect to time, and FIG. 4 is a graph showing a stable operation region in terms of the amplitude of a pulse signal with respect to the low level period of the pulse signal, and FIG. 4 is a circuit diagram showing an embodiment of the waveform shaping circuit according to the present invention. 1.2...Power terminal, 3...Input terminal,
4, 5... Output terminal, 6, 7, 8, 9, 14,
15.17・River...Resistance, 10,11,12.13...
...transistor. χ・l Figure Cha 2 Figure 3rd eye 2ρ Hee 27←
Claims (1)
ンジスタのベースおよびコレクタが前記第二のトランジ
スタのコレクタおよびベースに夫夫結合された双安定マ
ルチバイブレータと、第三および第四のトランジスタ、
第一および第二の抵抗ならびにトリガ入力端子を有し、
前記トリガ入力端子に供給されたトリガ信号に応答して
前記双安定マルチバイブレータをトリガするトリガ回路
とを備え、前記第三のトランジスタのベースおよびコレ
クタは前記第四のトランジスタのコレクタおよびベース
に夫々結合され、前記第三のトランジスタのコレクター
エミッタ導電路は前記第一の抵抗の一端と前記第一のト
ランジスタのベースとの間に設けられ、前記第四のトラ
ンジスタのコレクターエミッタ導電路は前記第二の抵抗
の一端と前記第二のトランジスタとベースとの間に設け
られ、前記第一および第二の抵抗の他端は共通接続され
ている波形整形回路において、前記第一および第二の抵
抗の他端の共通接続点と前記トリガ入力端子との間に前
記第三および第四のトランジスタの飽和防止用の第三の
抵抗が接続されていることを特徴とする波形整形回路。a bistable multivibrator having first and second transistors, the base and collector of the first transistor being coupled to the collector and base of the second transistor; and third and fourth transistors;
having first and second resistors and a trigger input terminal;
a trigger circuit that triggers the bistable multivibrator in response to a trigger signal supplied to the trigger input terminal, the base and collector of the third transistor being coupled to the collector and base of the fourth transistor, respectively. The collector-emitter conductive path of the third transistor is provided between one end of the first resistor and the base of the first transistor, and the collector-emitter conductive path of the fourth transistor is provided between the first end of the first resistor and the base of the first transistor. In a waveform shaping circuit that is provided between one end of the resistor and the second transistor and the base, and the other ends of the first and second resistors are connected in common, A waveform shaping circuit characterized in that a third resistor for preventing saturation of the third and fourth transistors is connected between a common connection point at the end and the trigger input terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118479A JPS6192027A (en) | 1985-05-31 | 1985-05-31 | Waveform shaping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118479A JPS6192027A (en) | 1985-05-31 | 1985-05-31 | Waveform shaping circuit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP214778A Division JPS5494861A (en) | 1978-01-11 | 1978-01-11 | Wave shape circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6192027A true JPS6192027A (en) | 1986-05-10 |
| JPH0225291B2 JPH0225291B2 (en) | 1990-06-01 |
Family
ID=14737691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60118479A Granted JPS6192027A (en) | 1985-05-31 | 1985-05-31 | Waveform shaping circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6192027A (en) |
-
1985
- 1985-05-31 JP JP60118479A patent/JPS6192027A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0225291B2 (en) | 1990-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3470391A (en) | Current pulse driver with means to steepen and stabilize trailing edge | |
| US2948820A (en) | Multivibrator circuit | |
| US2956175A (en) | Transistor gate circuit | |
| JPS6218807A (en) | Current mirror circuit | |
| JPS6192027A (en) | Waveform shaping circuit | |
| US3887823A (en) | Differential amplifier pulse delay circuit | |
| US3225217A (en) | Monostable pulse generator with charge storage prevention means | |
| JPS5951178B2 (en) | Pulse signal control circuit | |
| JPS6220738B2 (en) | ||
| US3443127A (en) | Buffered emitter-coupled trigger circuit | |
| US3980901A (en) | Trigger pulse generator circuit | |
| US3488513A (en) | Low voltage-low power monostable multivibrator | |
| JPH03227119A (en) | Ecl logic circuit | |
| JPH0230902Y2 (en) | ||
| JPS5821234Y2 (en) | Tongue anti-multi vibrator | |
| JPS5821235Y2 (en) | Tongue anti-multi vibrator | |
| JPS63304706A (en) | Limiter amplifier circuit | |
| JPS5914817Y2 (en) | Stabilized power supply circuit | |
| JPS5855452Y2 (en) | Load grounding type constant current device | |
| JPH0346574Y2 (en) | ||
| JP2914145B2 (en) | Pulse output circuit | |
| JPS6211528B2 (en) | ||
| JPH0113463Y2 (en) | ||
| JPS60148207A (en) | Differential amplifier circuit with clamp circuit | |
| JPS5842653B2 (en) | Hakeiseikei Cairo |