JPS6192027A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPS6192027A JPS6192027A JP60118479A JP11847985A JPS6192027A JP S6192027 A JPS6192027 A JP S6192027A JP 60118479 A JP60118479 A JP 60118479A JP 11847985 A JP11847985 A JP 11847985A JP S6192027 A JPS6192027 A JP S6192027A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- resistors
- pulse signal
- waveform shaping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007493 shaping process Methods 0.000 title claims abstract description 28
- 230000007704 transition Effects 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000009825 accumulation Methods 0.000 description 6
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトランジスタ化された双安定マルチバイブレー
タを含む波形整形回路に関する。
タを含む波形整形回路に関する。
従来から分局回路等には双安定マルチバイブレータが用
いられており、その内でも回路構成が簡単で外部負荷の
変化に安定性の大きい固定バイアスを用いた飽和形が多
い。この双安定マルチバイブレータと双安定マルチパイ
ブレークを駆動するトリガ回路とを含めて波形整形回路
を構成している。
いられており、その内でも回路構成が簡単で外部負荷の
変化に安定性の大きい固定バイアスを用いた飽和形が多
い。この双安定マルチバイブレータと双安定マルチパイ
ブレークを駆動するトリガ回路とを含めて波形整形回路
を構成している。
第１図は、従来の波形整形回路の一例を示し、図に２い
て第一および第二のトランジスタ１０および１１と抵抗
６，７．８および９とで双安定マルチバイブレータを構
成し、端子１および２は電源端子であり、通常端子２は
接地されており、端子４および５は出力端子である。第
三および第四のトランジスタ１２および１３と抵抗１４
および１５とでトリガ回路を構成しており、トランジス
タ１０′ｆ６よび１１を駆動するためのものであり、端
子３はトリガ信号入力印加端子である。トランジスタ１
０および１１のエミッタは接地されており、トランジス
タ１０のコレクタは抵抗６を通して電源端子１に接続さ
れるとともに出力端子４に接続されている。トランジス
タ１１のコレクタは抵抗７を通して電源端子ＩＩこ接続
されるとともに出力端子５に接続されている。トランジ
スタ１０および１１のベースは抵抗８および９を通して
トランジスタ１１および１０のコレクタｌこ接続されて
いる。トランジスタ１２および１３のエミッタはトラン
ジスタ１１および１０のベースに接続されており、トラ
ンジスタ１２方よび１３のベースはトランジスタ１３お
よび１２のコ１／クタに接続されておりトランジスタ１
２および１３のコレクタは抵抗１４および１５を通して
入力端子３１こ接続されている。上記回路構成において
トランジスタ１０と１１．１２と１３の特性が揃ってお
り抵抗６と７，８と９および１４と１５の抵抗値がほぼ
同等であることが好ましい。
て第一および第二のトランジスタ１０および１１と抵抗
６，７．８および９とで双安定マルチバイブレータを構
成し、端子１および２は電源端子であり、通常端子２は
接地されており、端子４および５は出力端子である。第
三および第四のトランジスタ１２および１３と抵抗１４
および１５とでトリガ回路を構成しており、トランジス
タ１０′ｆ６よび１１を駆動するためのものであり、端
子３はトリガ信号入力印加端子である。トランジスタ１
０および１１のエミッタは接地されており、トランジス
タ１０のコレクタは抵抗６を通して電源端子１に接続さ
れるとともに出力端子４に接続されている。トランジス
タ１１のコレクタは抵抗７を通して電源端子ＩＩこ接続
されるとともに出力端子５に接続されている。トランジ
スタ１０および１１のベースは抵抗８および９を通して
トランジスタ１１および１０のコレクタｌこ接続されて
いる。トランジスタ１２および１３のエミッタはトラン
ジスタ１１および１０のベースに接続されており、トラ
ンジスタ１２方よび１３のベースはトランジスタ１３お
よび１２のコ１／クタに接続されておりトランジスタ１
２および１３のコレクタは抵抗１４および１５を通して
入力端子３１こ接続されている。上記回路構成において
トランジスタ１０と１１．１２と１３の特性が揃ってお
り抵抗６と７，８と９および１４と１５の抵抗値がほぼ
同等であることが好ましい。
かかる波形整形回路の動作は以下の挿くである。
第一のトランジスタ１０がオンのときには、第二のトラ
ンジスタ１１のベースにはトランジスタ１０の飽和α圧
を抵抗８を通した電圧が印加されているが、飽和電圧に
対してトランジスタのベース−エミッタ間順方向避圧が
十分大きいためトランジスタ１１はオフとなり、トラン
ジスタ１０のベースには抵抗７および９で決まる電流が
流れつづけ、一つの安定状態にある。いま入力端子３１
こ正のトリガ信号を加えたとすると、トランジスタ１２
および１３のエミッタ電位を比較するとトランジスタ１
３のエミッタ電位の方が高いためトランジスタ１２がオ
ンしてコレクタには抵抗１４で決菫る電流がベースには
抵抗１′Ｓで決まる電流がそれぞれ流れその和電流がエ
ミッタを通してトランジスタ１１のベースに流れ込むた
めトランジスタ１１は強制的にオンｌこなる。このとき
トランジスタ１１のコレクタ電位は下がり、この電圧は
トランジスタ１０のベースに伝えられてこのトランジス
タ１０のコレクタ電流を減らすように働き、この電流変
化は抵抗６により検出されてトランジスタ１１のベース
電流を増すように働くので、最終的には。
ンジスタ１１のベースにはトランジスタ１０の飽和α圧
を抵抗８を通した電圧が印加されているが、飽和電圧に
対してトランジスタのベース−エミッタ間順方向避圧が
十分大きいためトランジスタ１１はオフとなり、トラン
ジスタ１０のベースには抵抗７および９で決まる電流が
流れつづけ、一つの安定状態にある。いま入力端子３１
こ正のトリガ信号を加えたとすると、トランジスタ１２
および１３のエミッタ電位を比較するとトランジスタ１
３のエミッタ電位の方が高いためトランジスタ１２がオ
ンしてコレクタには抵抗１４で決菫る電流がベースには
抵抗１′Ｓで決まる電流がそれぞれ流れその和電流がエ
ミッタを通してトランジスタ１１のベースに流れ込むた
めトランジスタ１１は強制的にオンｌこなる。このとき
トランジスタ１１のコレクタ電位は下がり、この電圧は
トランジスタ１０のベースに伝えられてこのトランジス
タ１０のコレクタ電流を減らすように働き、この電流変
化は抵抗６により検出されてトランジスタ１１のベース
電流を増すように働くので、最終的には。
トランジスタ１０がオフでトランジスタ１１がオンとい
う状態で安定する。このときトランジスタ１３はオフ状
態にある。
う状態で安定する。このときトランジスタ１３はオフ状
態にある。
上記の動作を第２図に示すトリ力信号を加えた場合につ
いて説明する。
いて説明する。
第２図に示すトリガ信号２０は繰り返し周波数１／Ｔで
この領は双安定マルチバイブレータの動作がそれ以上の
周波数で不安定となる分解能周波数ｆｍより充分小さな
値であり、正のパイレベル期間の時間をｔｌ！、接地電
位付近のロウレベル期間の時間をｔＬとし、缶幅を人で
六わされる信号である。
この領は双安定マルチバイブレータの動作がそれ以上の
周波数で不安定となる分解能周波数ｆｍより充分小さな
値であり、正のパイレベル期間の時間をｔｌ！、接地電
位付近のロウレベル期間の時間をｔＬとし、缶幅を人で
六わされる信号である。
出力端子４の信号状態は出力信号２４として表わされ、
振幅Ｂで繰り返し周波数１／２Ｔである。すなわち、今
パルス信号２０がロウレベル期間にトランジスタ１０が
オンしトランジスタ１１がオフの安定状態にあるとし、
パルス信号がハイレベルに増大する瞬間トランジスタ１
２がオンすることによりトランジスタ１１がオン、トラ
ンジスタ１０がオフの安定状態に転移し、パルス信号２
０のハイレベルの期間トランジスタ１２はオンしており
ロウレベルに減少した瞬間トランジスタ１２はオフする
が、双安定マルチバイブレータの一つの安定状態は続く
。
振幅Ｂで繰り返し周波数１／２Ｔである。すなわち、今
パルス信号２０がロウレベル期間にトランジスタ１０が
オンしトランジスタ１１がオフの安定状態にあるとし、
パルス信号がハイレベルに増大する瞬間トランジスタ１
２がオンすることによりトランジスタ１１がオン、トラ
ンジスタ１０がオフの安定状態に転移し、パルス信号２
０のハイレベルの期間トランジスタ１２はオンしており
ロウレベルに減少した瞬間トランジスタ１２はオフする
が、双安定マルチバイブレータの一つの安定状態は続く
。
次のハイレベルのパルス信号２０により、トランジスタ
１３がオンして、上述したものとまったく対称の動作を
経て元の安定状７ＱＱ ｌこ戻る。この様なトランジス
タ１０（あるいは１１）のオン、オフの状態が期間Ｔご
とにいれかわり繰り返し周波出力される。丈だトランジ
スタ１２（あるいは１３）はある（ｔｏ、）期間オン状
態の後は次の（ｔＬ、＋ｔＨ２＋ｔＪ期間カットオフ状
態にある。
１３がオンして、上述したものとまったく対称の動作を
経て元の安定状７ＱＱ ｌこ戻る。この様なトランジス
タ１０（あるいは１１）のオン、オフの状態が期間Ｔご
とにいれかわり繰り返し周波出力される。丈だトランジ
スタ１２（あるいは１３）はある（ｔｏ、）期間オン状
態の後は次の（ｔＬ、＋ｔＨ２＋ｔＪ期間カットオフ状
態にある。
かかる波形整形回路においてロウレベル期間ｔＬの短か
い、すなわちチクティサイクルｔＨ／Ｔの大きいパルス
信号２０が印加されるとハイレベル期間ｔＨのときオン
しているトランジスタ１２（あるいは１３）がロウレベ
ルにパルス信号２０が減少してもトランジスタ１２（あ
るいは１３）がオン状態にあり次のハイレベルのパルス
信号時にもトランジスタ１２（あるいは１３）がオン状
態を持続し、双安定マルチバイブレータが転移しないこ
ととなる０これはハイレベル期間ｔＨに！２！オ０状態
ＩＣあるトランジスタ１２（あるいは１３）が駆動信号
のないロウレベル期間にその蓄積時間だけ飽和状態にあ
り、それを経てオフ状態となるが、この蓄積時間ｌこ対
してロウレベル期間ｔＬの方が短かいパルス信号におい
てはトランジスタ１２（あるいは１３）が常に飽和状態
にあり、双安定マルチバイブレータを構成するトランジ
スタ１０および１１の片側のトランジスタ１１（あるい
は１０）１このみ駆動することとなり双安定マルチバイ
ブレータは一つの安定状態を維Ｕｔしまうこととなる。
い、すなわちチクティサイクルｔＨ／Ｔの大きいパルス
信号２０が印加されるとハイレベル期間ｔＨのときオン
しているトランジスタ１２（あるいは１３）がロウレベ
ルにパルス信号２０が減少してもトランジスタ１２（あ
るいは１３）がオン状態にあり次のハイレベルのパルス
信号時にもトランジスタ１２（あるいは１３）がオン状
態を持続し、双安定マルチバイブレータが転移しないこ
ととなる０これはハイレベル期間ｔＨに！２！オ０状態
ＩＣあるトランジスタ１２（あるいは１３）が駆動信号
のないロウレベル期間にその蓄積時間だけ飽和状態にあ
り、それを経てオフ状態となるが、この蓄積時間ｌこ対
してロウレベル期間ｔＬの方が短かいパルス信号におい
てはトランジスタ１２（あるいは１３）が常に飽和状態
にあり、双安定マルチバイブレータを構成するトランジ
スタ１０および１１の片側のトランジスタ１１（あるい
は１０）１このみ駆動することとなり双安定マルチバイ
ブレータは一つの安定状態を維Ｕｔしまうこととなる。
トランジスタの蓄積時間は、その素子の構造条件、（例
えはエピタキシャル層厚等）特性（例えばエミッタ接地
順方向電流増幅率ｈＦＥ等）および回路条件等により定
菫る。第３図は横軸にパルス信号のロウレベル期間ｔＬ
をとり、縦軸にパルス信号の振幅をとったときの双安定
マルチバイブレータの安定動作領域を示す図であり、領
域イが従来の波形整形回路の安定動作領域である。第３
図の領域イの示す如く、同じ安定動作領域であっても、
パルス信号のロウレベル期間ｔＬが小さいところではパ
ルス信号の振幅範囲は狭くなる。これは領域イの部分よ
り小さい振幅では、双安定マルチバイブレータの安定状
態を反転させるだけの駆動電流が足りないためであり、
又より大きい振幅でに上述したトランジスタ１２（ある
いは１３）の蓄積時間がパルス信号のロウレベル期間ｔ
Ｌより大きいため常にトランジスタ１２（あるいは１３
）が飽和状態ｌこあり双安定マルチバイブレータが反転
しないことを示すものである。
えはエピタキシャル層厚等）特性（例えばエミッタ接地
順方向電流増幅率ｈＦＥ等）および回路条件等により定
菫る。第３図は横軸にパルス信号のロウレベル期間ｔＬ
をとり、縦軸にパルス信号の振幅をとったときの双安定
マルチバイブレータの安定動作領域を示す図であり、領
域イが従来の波形整形回路の安定動作領域である。第３
図の領域イの示す如く、同じ安定動作領域であっても、
パルス信号のロウレベル期間ｔＬが小さいところではパ
ルス信号の振幅範囲は狭くなる。これは領域イの部分よ
り小さい振幅では、双安定マルチバイブレータの安定状
態を反転させるだけの駆動電流が足りないためであり、
又より大きい振幅でに上述したトランジスタ１２（ある
いは１３）の蓄積時間がパルス信号のロウレベル期間ｔ
Ｌより大きいため常にトランジスタ１２（あるいは１３
）が飽和状態ｌこあり双安定マルチバイブレータが反転
しないことを示すものである。
このようζこ、従来の双安定マルチバイブレータとトリ
力回路を含む波形整形回路においては、パルス信号のチ
クティサイクルが犬となると双安定マルチバイブレータ
の転移が行なわれず分局機能を失うという欠点を有して
いた。更にパルス信号のデクティサイクルがやや小とな
ってもパルス信号の振幅の変動に対して同じく双安定マ
ルチパイブレークが転移せず、パルス信号の振幅設定に
非常に困カ住となる。
力回路を含む波形整形回路においては、パルス信号のチ
クティサイクルが犬となると双安定マルチバイブレータ
の転移が行なわれず分局機能を失うという欠点を有して
いた。更にパルス信号のデクティサイクルがやや小とな
ってもパルス信号の振幅の変動に対して同じく双安定マ
ルチパイブレークが転移せず、パルス信号の振幅設定に
非常に困カ住となる。
本発明は上記の欠点に鑑み簡単な回路構成でパルス信号
のデクティサイクルを大きくとつても更にパルス信号の
振幅の変動に対しても双安定マルチバイブレータの転移
が行なわれ、分局機能を有するとともにパルス信号の振
幅設定も容易となる波形整形回路を得ることにある。
のデクティサイクルを大きくとつても更にパルス信号の
振幅の変動に対しても双安定マルチバイブレータの転移
が行なわれ、分局機能を有するとともにパルス信号の振
幅設定も容易となる波形整形回路を得ることにある。
本発明によれば、第一および第二のトランジスタを含む
双安定マルチバイブレータと、第三および第四のトラン
ジスタを含むトリガ回路とで構成した波形整形回路にお
いて、第三のトランジスタはそのエミッタが第二のトラ
ンジスタのベースＩこ接続され、ベースが第四のトラン
ジスタのコレクタに接続されており、第四のトランジス
タはそのエミッタが第一のトランジスタのベースに接続
さし、ベースが第三のトランジスタのコレクタにベース
を接続されており、第三および第四のトランジスタのコ
レクタには第一および第二の抵抗の一端が夫々接続され
ており、これら第一および編二の抵抗の他端共通接続点
とトリガ入力端子との間に第三の抵抗が接続されている
ことを特徴とする波形整形回路が得られる。
双安定マルチバイブレータと、第三および第四のトラン
ジスタを含むトリガ回路とで構成した波形整形回路にお
いて、第三のトランジスタはそのエミッタが第二のトラ
ンジスタのベースＩこ接続され、ベースが第四のトラン
ジスタのコレクタに接続されており、第四のトランジス
タはそのエミッタが第一のトランジスタのベースに接続
さし、ベースが第三のトランジスタのコレクタにベース
を接続されており、第三および第四のトランジスタのコ
レクタには第一および第二の抵抗の一端が夫々接続され
ており、これら第一および編二の抵抗の他端共通接続点
とトリガ入力端子との間に第三の抵抗が接続されている
ことを特徴とする波形整形回路が得られる。
上記従来の波形整形回路におけるトリガ回路の第三ある
いは第四のトランジスタ（１２，１３）が飽和状態を持
続するため双安定マルチバイブレークが転移せず分局機
能を失うというこさは第三および第四のトランジスタ（
１２，１３）か飽和したときの蓄積時間がパルス信号囚
のロウレベル期間ｔＬより大であることが原因であるか
ら、第二乃至第三の抵抗によってパルス信号囚のハイレ
ベル期間に第三あるいは第四のトランジスタ（１２゜１
３）が飽和しない様にして、この蓄積時間を減少するこ
とにより解決できる。
いは第四のトランジスタ（１２，１３）が飽和状態を持
続するため双安定マルチバイブレークが転移せず分局機
能を失うというこさは第三および第四のトランジスタ（
１２，１３）か飽和したときの蓄積時間がパルス信号囚
のロウレベル期間ｔＬより大であることが原因であるか
ら、第二乃至第三の抵抗によってパルス信号囚のハイレ
ベル期間に第三あるいは第四のトランジスタ（１２゜１
３）が飽和しない様にして、この蓄積時間を減少するこ
とにより解決できる。
以下本発明ζこ係る波形整形回路を実施例に基づき図面
を参照しながら説明する。
を参照しながら説明する。
この発明の波形整形回路のその一実施例を第４図に示す
が、従来の波形整形回路（第１図参照）と同一箇所は同
一符号を付してあり、異なるところは第一および第二の
抵抗１４および１５の接続点を第四の抵抗１７を通して
入力端子３に接続したことである。第５図の実施例１こ
おいて、トリガ回路の動作は正のパルス信号が加えられ
たときトランジスタ１２がオンした場合は、そのコレク
タ電流およびベース電流は入力端子３から抵抗１７を通
した後抵抗１４および１５を通して供給されることとな
り、トランジスタ１３がオンした場合はそのコレクタ電
流およびベース電流は入力端子３から抵抗１７を通した
後、抵抗１５および１４を通して供給されることとなる
。このため正のパルス信号印加時の抵抗１４および１５
の接続点の電圧は抵抗１７で決菫り、その値はトランジ
スタ１２（あるいは１３）のベース電圧より扁く更にト
ランジスタ１２（あるいは１３）のコレクタ電圧は抵抗
１４で決まる電圧だけ抵抗１４および１５の接続点の電
圧より低くなる。即ちＶＢＥ□（１ｓ）〉ＶＣＥＩ ｔ
＜Ｉｓ ） 〉Ｖｓａｔｕθ））七なる様抵抗１４．
１５および１７を適切に設定することによりトランジス
タ１２（あるいは１３）がオンしても飽和しないため第
４図の実施例と同様トランジスタ１２（あるいは１３）
の蓄積時間を極めて減少することができ、デウティサイ
クルの大きい振幅の犬なパルス信号においても充分安定
な波形整形回路を得ることができる。
が、従来の波形整形回路（第１図参照）と同一箇所は同
一符号を付してあり、異なるところは第一および第二の
抵抗１４および１５の接続点を第四の抵抗１７を通して
入力端子３に接続したことである。第５図の実施例１こ
おいて、トリガ回路の動作は正のパルス信号が加えられ
たときトランジスタ１２がオンした場合は、そのコレク
タ電流およびベース電流は入力端子３から抵抗１７を通
した後抵抗１４および１５を通して供給されることとな
り、トランジスタ１３がオンした場合はそのコレクタ電
流およびベース電流は入力端子３から抵抗１７を通した
後、抵抗１５および１４を通して供給されることとなる
。このため正のパルス信号印加時の抵抗１４および１５
の接続点の電圧は抵抗１７で決菫り、その値はトランジ
スタ１２（あるいは１３）のベース電圧より扁く更にト
ランジスタ１２（あるいは１３）のコレクタ電圧は抵抗
１４で決まる電圧だけ抵抗１４および１５の接続点の電
圧より低くなる。即ちＶＢＥ□（１ｓ）〉ＶＣＥＩ ｔ
＜Ｉｓ ） 〉Ｖｓａｔｕθ））七なる様抵抗１４．
１５および１７を適切に設定することによりトランジス
タ１２（あるいは１３）がオンしても飽和しないため第
４図の実施例と同様トランジスタ１２（あるいは１３）
の蓄積時間を極めて減少することができ、デウティサイ
クルの大きい振幅の犬なパルス信号においても充分安定
な波形整形回路を得ることができる。
上記説明では第一、第二、第三、および第四のトランジ
スタはＮＰＮｆｉＰＮＰ型トランジスタ記述したが、こ
れらトランジスタをＰＮＰ型トランジスタを用いた場合
でも本発明が有効であり同様の効果が得られることは言
うまでもない。
スタはＮＰＮｆｉＰＮＰ型トランジスタ記述したが、こ
れらトランジスタをＰＮＰ型トランジスタを用いた場合
でも本発明が有効であり同様の効果が得られることは言
うまでもない。
以上の如く本発明によれは非常に簡単な構成で従来の波
形整形回路機能を損うことなくデウティサイクルの大き
いパルス信号時でも安定な回路動作を行うことができる
。
形整形回路機能を損うことなくデウティサイクルの大き
いパルス信号時でも安定な回路動作を行うことができる
。
また本発明による波形整形回路ではＳ幅の太きいパルス
信号時でも安定動作が得られるため、電源電圧、周囲温
度および素子のバラ付き等で起る振幅の変動に対しても
安定であるため波形整形回路を構成する素子の設定も容
易となる。
信号時でも安定動作が得られるため、電源電圧、周囲温
度および素子のバラ付き等で起る振幅の変動に対しても
安定であるため波形整形回路を構成する素子の設定も容
易となる。
さらにこの発明による波形整形回路は集積回路化する場
合ｔこ有効である。すなわち、集積回路で得られるコン
デンサの容量はせいぜい数１０９Ｆ程度であり、このコ
ンデンサを金蓋ないトランジスタと抵抗のみで構成する
ことができ、才た同一半導体集積回路基板上で隣接配置
したトランジスタあるいは抵抗は特性が揃ったものが得
られるからである。
合ｔこ有効である。すなわち、集積回路で得られるコン
デンサの容量はせいぜい数１０９Ｆ程度であり、このコ
ンデンサを金蓋ないトランジスタと抵抗のみで構成する
ことができ、才た同一半導体集積回路基板上で隣接配置
したトランジスタあるいは抵抗は特性が揃ったものが得
られるからである。
第１図は従来の波形整形回路の回路図であり、第２図は
トリガパルス信号および出力信号の時間に対する壺幅の
図であり、第３図はこの発明の詳細な説明するための時
間（パルス信号のロウレベル期間）に対するパルス信号
の振幅で安定動作領域を示すグラフであり、第４図はこ
の発明ｌこよる波形整形回路の一実施例を示す回路図で
ある。 １．２・・・・・・電源端子、３・・・・・入力端子、
４，５・・・・・・出力端子、６，７，８，９，１４，
１５．１７・川・・抵抗、１０，１１，１２．１３・・
・・・トランジスタ。 χ・ｌ 図 茶２図 第３目 ２ρ ヒー２７←
トリガパルス信号および出力信号の時間に対する壺幅の
図であり、第３図はこの発明の詳細な説明するための時
間（パルス信号のロウレベル期間）に対するパルス信号
の振幅で安定動作領域を示すグラフであり、第４図はこ
の発明ｌこよる波形整形回路の一実施例を示す回路図で
ある。 １．２・・・・・・電源端子、３・・・・・入力端子、
４，５・・・・・・出力端子、６，７，８，９，１４，
１５．１７・川・・抵抗、１０，１１，１２．１３・・
・・・トランジスタ。 χ・ｌ 図 茶２図 第３目 ２ρ ヒー２７←
Claims (1)
- 第一および第二のトランジスタを有し、前記第一のトラ
ンジスタのベースおよびコレクタが前記第二のトランジ
スタのコレクタおよびベースに夫夫結合された双安定マ
ルチバイブレータと、第三および第四のトランジスタ、
第一および第二の抵抗ならびにトリガ入力端子を有し、
前記トリガ入力端子に供給されたトリガ信号に応答して
前記双安定マルチバイブレータをトリガするトリガ回路
とを備え、前記第三のトランジスタのベースおよびコレ
クタは前記第四のトランジスタのコレクタおよびベース
に夫々結合され、前記第三のトランジスタのコレクター
エミッタ導電路は前記第一の抵抗の一端と前記第一のト
ランジスタのベースとの間に設けられ、前記第四のトラ
ンジスタのコレクターエミッタ導電路は前記第二の抵抗
の一端と前記第二のトランジスタとベースとの間に設け
られ、前記第一および第二の抵抗の他端は共通接続され
ている波形整形回路において、前記第一および第二の抵
抗の他端の共通接続点と前記トリガ入力端子との間に前
記第三および第四のトランジスタの飽和防止用の第三の
抵抗が接続されていることを特徴とする波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118479A JPS6192027A (ja) | 1985-05-31 | 1985-05-31 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118479A JPS6192027A (ja) | 1985-05-31 | 1985-05-31 | 波形整形回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP214778A Division JPS5494861A (en) | 1978-01-11 | 1978-01-11 | Wave shape circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6192027A true JPS6192027A (ja) | 1986-05-10 |
| JPH0225291B2 JPH0225291B2 (ja) | 1990-06-01 |
Family
ID=14737691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60118479A Granted JPS6192027A (ja) | 1985-05-31 | 1985-05-31 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6192027A (ja) |
-
1985
- 1985-05-31 JP JP60118479A patent/JPS6192027A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0225291B2 (ja) | 1990-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3470391A (en) | Current pulse driver with means to steepen and stabilize trailing edge | |
| US2948820A (en) | Multivibrator circuit | |
| US2956175A (en) | Transistor gate circuit | |
| JPS6218807A (ja) | カレントミラ−回路 | |
| JPS6192027A (ja) | 波形整形回路 | |
| US3887823A (en) | Differential amplifier pulse delay circuit | |
| US3225217A (en) | Monostable pulse generator with charge storage prevention means | |
| JPS5951178B2 (ja) | パルス信号制御回路 | |
| JPS6220738B2 (ja) | ||
| US3443127A (en) | Buffered emitter-coupled trigger circuit | |
| US3980901A (en) | Trigger pulse generator circuit | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPS63304706A (ja) | リミタ増幅回路 | |
| JPS5914817Y2 (ja) | 安定化電源回路 | |
| JPS5827696B2 (ja) | デンシスイツチカイロ | |
| JPS5855452Y2 (ja) | 負荷接地型定電流装置 | |
| JPH0346574Y2 (ja) | ||
| JP2914145B2 (ja) | パルス出力回路 | |
| JPS6211528B2 (ja) | ||
| JPH0113463Y2 (ja) | ||
| JPS60148207A (ja) | クランプ回路付差動増幅回路 | |
| JPH04318418A (ja) | 磁気式エンコーダ信号処理回路 |