JPS6192049A

JPS6192049A - チヤンネルの有効利用を実現したメツセ−ジ受信が可能な無線選択呼出受信機

Info

Publication number: JPS6192049A
Application number: JP59212598A
Authority: JP
Inventors: Yasuhiro Mori; 森　泰啓; Koji Oyagi; 大八木　孝司
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1984-10-12
Filing date: 1984-10-12
Publication date: 1986-05-10
Anticipated expiration: 2009-03-09
Also published as: JPH0618340B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はメツセージ受信が可能な無線選択呼出受信機に
関する。

〔従来の技術〕

近年集積技術の発展に伴い、無線選択呼出受信機におい
ても従来の呼出だけのものから数字・文字および記号な
どで構成される一連のメツセージまでも受信出来るもの
へと機能の向上は目覚しい。

〔発明が解決しようとする問題点〕

ところでｅ　””−ｆジングサービスの特長はその片方
向通信であることを生かしてチャンネルの有効利用を実
現した無線サービスにあるが、近年のメツセージ付加サ
ービスはその大きな特長を失わしめる傾向にある。

本発明の目的は、前述の問題点を解決し、チャンネルの
有効利用を実現したメツセージ受信が可能な無線選択呼
出受信機を提供することである。

〔問題点を解決するための手段及び作用〕本発明では、
少なくともフレーム同期信号・選択呼出信号・指定信号
およびメツセージ信号から構成される呼出信号を用いる
。送信局では、送出メッセージ長が最も短くなるように
、メッセージに適したコード形式でメツセージを構成し
く例えば、数字情報ならばＢＣＤコード、アルファベッ
トから成る情報ならばアスキー・コード等）、メツセー
ジに用いたコードに対応する指定信号をメツセージ信、
号と共に送出する。

本発明による無線選択呼出受信機では、前記指定信号の
受信に応答して、メツセージを復号することによシ、チ
ャンネルの有効利用が図られる。

〔実施例〕

以下図を用いて本発明の詳細な説明する。

第１図及び第３図は本発明に供される受信機のブロック
図である。この受信機の動作の概要を第１図、第４図お
よび第５図を用いて説明する。

間欠的に印加して電源の効率的運用を図っている状態（
この動作を一般にバッテリー・セービングといい、以後
１’−ＢＳＪと呼ぶ）で電圧が印加されているとき、所
望の無線周波が到来すると、アンテナ１０．無線部２０
．波形整形回路３０を介して第５図Ａ　（Ｉ）の（ａ）
に示されるような受信信号が検出される。ここで、実信
機の個別選択呼出番号（以後［ＤＪと呼ぶ）“Ａ１″の
受信機ならば、　ＢＳ解除のためのノリアンプル信号（
以後ｒＰＪと呼ぶ）がデコーダ４０で検出される（ＤＴ
Ｉ）と、　ＢＳが解除され、電圧が無線部に連続的に印
加されることになる（ｊ）。こうして引き続くフレーム
同期信号（以後ｒｓｃＪと呼ぶ）が検出される（ＤＴ２
）と。

自機のＩＤが書き込まれているプログラマブル・リード
・オンリー・メモリー〔Ｐ−ＲＯＭ）　５０の内容と受
信信号が比較照合され、一致が確認される（　ＤＴ３　
）と、メツセージデータ（以後「旧」　と呼ぶ）処理部
６０でＩＤ信号に引き続くメツセージ信号の処理を行な
う。そして信号（ｄ）でバッファ７０を介して伝達手段
（例えばアラームホーン）を駆動させたり、信号（ｃ）
で受信したメツセージデータの内容を液晶表示装置［：
ＬＣＤ：ｌ　９０上に表示した９゜或は信号（ｇ）で端
子５に出力したシする。ここで。

高速の処理能力を要する中央処理装置〔ＣＰＵ〕および
ダイナミックドライブ方式のＬＣＤ駆動には２通常２ｖ
以上の電圧を必要とするので、電池６の電圧を昇圧する
昇圧回路７が用いられている。

さて、前述の受信信号（−）の各構成要素Ｐ、ＳＣ。

ＩＤおよび旧の詳細が第４図に示される◎ゾゾリアン゛／ル信号Ｐは同図〔■〕に示すように。

論理″１”とＯｎの繰返しＡ？ターンであシ、フレーム
同期信号ＳＣは同図（ｎ）に示される特定のパターンで
あシ２個別選択呼出番号ＩＤは同図（Ｉ［［］に示され
る構成／−Ｅ’タ〒ンでＭＳＢ（識別ビット）が論理°
０＃の符号間距離５を有するＢＣＩ（（３１，２１）符
号でアシ、そしてメツセージデータ即は同図〔■〕に示
される構成パターンで、　ＭＳＢ　（識別ビット）が論
理”１″で与えられ、第５図Ａ（１）、Ａ（ＩＤに示さ
れるように、第１の制御信号ＩＩ　Ｔ″、第２の制御信
号“Ｉ”および情報メツセージＭに分割されている。す
なわち、第４図の（ＩＶＩに示される第１の制御信号は
。

（１）　　自機宛のメツセージが有るときは１″で。

無いときは“０”で示すメツセージ情報としてのコード
ＺＯと。

（１１）　　後続するメツセージの形式を指定する情報
（例えばメツセージがＢＣＤコードで構成される数字情
報ならば′００１”、　ＡＳＣＩＩコード対応メツセー
ジならば”０１０”、　ＪＩＳコード対応ならば”１０
０’　、またファクシミリ情報ならば“１１１”など）
としてのコードｚ１と。

ＧｉＤ　　第５図Ａ（Ｉ）に示すように、第１の制御信
号から次のＳＣ、Ｔ　、又は■までの時間を指定する継
続時間情報としての、３１ビツトを１ワードとするとき
のワード数を表すＢＣＤコーコード−ｚ５とから成って
いる又第４図の〔■〕に示される第２の制御信号は。

受信されたメッセムジの処理を指定するための信号”Ｍ
Ｃ８’と１時刻或は月日情報を表わす信号”ＴＳ”で構
成される。

ず項目１は受信メツセージに何の処理もしないことを意
味する。項目２，３は受信メツセージに該当するＩＤを
自機のＩＤとして設定したシ、或は逆に自機に登録され
ているＩＤを変更することを示す。

項目４は受信メツセージに該当する時刻に内蔵時計を設
定し呼出警報を鳴らす。項目５はメツセージメモリーエ
リアの領域を受信メツセージに該当するＩＤおよびバイ
ト情報に応じて、前記ＩＤのメモリーエ′リアを確保す
る。項目６は、　ＢＳ開始からＳＣ検出迄の時間をメツ
セージ信号として受信機が受信し、前記時間以内にＳＣ
が検出できないとき。

何等かの手段（例えばアラームホーンを通常の呼出鳴音
と異なる音で鳴音させる）によって警告する。項目７，
９は予め定めた形式に従って受信メツセージの内容を配
列して（表５１表６参照）出力する。項目８は第４図［
Ｖ）のＴＳを月・日情報として処理する。冑ＴＳは通常
２時刻情報を表わし。

各々の場合の符号構成は表２で示される。次に第二４図〔■〕の・ぐターンは、第５図Ａ’　ＧＺ）’の信
号（、）における信号Ｅに該当し終了信号として使用さ
れる。

さて、第１図、第３図におけるデコーダ４０は。

ＳＣ検出回路として第６図に示すように、クロックでシ
リーズにシフトレジスタ５００内に受信信号を取シ込む
ことによって、読み込んだ３１ビツトについて予め定め
られた所望のパターンかどうかを判定する。即ち所望の
ｉ＋ターンならばアンドグー）５４０から一致信号が出
力される。またＩＤ検出回路として第７図に示されるよ
うに、受信信号（ａ）と予め自機の呼出番号が書き込ま
れているＰ−ＲＯＭ　５０７５１．。ｍ　−ｔ！（ｅ）
　ｈ　ＡＥ　品謡計ｏ　；　）＜ヵされ、１ビツト毎に
照合され、その一致出力がカウンタ６００に入力される
。その結果、一致入力の数が予め設定された値に達しだ
とき出力される検出ノクルスによシ自機が呼出されたこ
とになる。

次にバッファ７０は例えば第８図のようにトランジスタ
を用いた回路構成で与えられる。第２図におけるメツセ
ージ処理部６０は、１チツプＣＰＵ（メツセージデコー
ダ）１００　、ランダム・アクセス・メモリー［ＲＡＭ
］　３００　、およびＬＣＤドライバー２００から構成
される。ＲＡＭ　３００は、ダイオード６１と大容量コ
ンデンサ６３とから構成されるパロクアッグ回路によシ
、電池を交換するときもデータ保護が可能である。

そして第１図、第３図におけるメツセージ処理部６０内
の１チツプＣＰＵ　１００の構成が夫々第９図、第１１
図で示される。また、第３図におけるデコーダ８は第１
０図に示す１チツプＣＰＵで与えられ、各ブロックの機
能は次のとおシである。

１０２〜１０６．１１９〜１２１は入力ポート、１０１
゜１１０〜１１８．１２２は出力ポート、１０７は割シ
込みポー）、１０８はシリアルインターフェース、１２
０はデータバス、１３０は番地の内容を示すプログラム
カウンタ、１４０は実行すべき命令のシーケンスがスト
アされ、プログラムカウンタ１３０で指定された番地の
内容を読み出すプログラムメモリー、１６０は、プログ
ラムメモリー１４０からの情報をデコードし、各部へそ
の命令に対応する制御信号を供給するインストラクショ
ンデコーダ、１５０は、算術演算、論理演算など各種の
演算を行なうＡＬＵ　（Ａｒｉｔｈｍｅｔｉｃ　ａｎｄ
　ＬｏｇｉｃＵｎｉｔ　）　１８０は各種デテタの記憶
、サブルーチン、割シ込みにおけるプログラムカウント
およびプログラムステータスの退避に用いられるＲＡＭ
　。

ＡＬＵ’　１５０の演算結果をストアしたシ、ＲＡＭ１
８０各ボート間のデータの送受に用いられるＡＣＣ（Ａ
ｃｃｕｍｌａｔｏｒ　）　、そして１９０は、実行命令
サイクル時間を決定するシステムクロック発生回路であ
る。

次にＬＣＤドライバ２００は第１２図のブロック構成で
与えられ、２９５はｌチップＣＰＵ　１００との間のデ
ータをシリアルに接続するシリアルインターフェース、
２７０はシリアルインターフェース２９５を介して入力
された命令を取シ込んでデコードし、命令の内容に対応
して各部を制御するコマンドデコーダ、２９０は入力さ
れたデータに対応して５×７のドツトマトリックスによ
るノぐターンを発生するキャラクタ発生回路、２８０は
シリアルインターフェース２９５からのデータの書き込
み、まだはシリアルインターフェース２９５へのデータ
の読み出しアドレスを指定するデータポインタ、２５０
はキャラクタ発生回路２９０の出力或はシリアルインタ
ーフェース２９５からの表示データを記憶するデータメ
モ’）、２２０はＬＣＤの行制御を行なう行ドライバ、
２１ＯはＬＣＤの列制御を行なう列ドライバ、２３０は
ＬＣＤへの電圧制御を行なうＬＣＤ電圧コントローラ、
２４０はＬＣＤの、駆動タイミングを制御するＬＣＤタ
イミングコントロ、−ラ、そして２６０はシステムクロ
ックコントローラである。

更にＲＡＭ　３００は第１３図のブロック構成で与えら
れ、３１０は１チツプＣＰＵ　１００との間のデータを
シリアルに受は渡しするシリアルインターフェース、３
２０はアドレスカウンタ、３３０はアドレスカウンタ３
２０のデータを解析してメモリテアレイ３４０の番地を
指定し、メモリー内にデータを書き込んだり或は読み出
すだめのＸ−Ｙデコーダ、３４０はメモリーアレイ、そ
して３５０は制御回路である〇第１４図はスイッチング回路１の構成例である。

第１５図は外部端子５への出力信号伝）のデータ構成で
、１文字車９１１ビットである。第１６図は。

レベルシフト３の回路例である。第１７図はデータ入力
部のキー配列の一例である・以下各場合における受信機の動作を説明する。

第５図Ａ　（１）に示すようにＢＳ状態にある受信機の
うち、　ＩＤがＡ１に該当するものはＰの受信に続いて
ＳＣを検出すると、引き続く信号Ｔ１を復号する。この
とき、メツセージデータＭ１が後続するので２０は論理
“１”、そして、Ｚ２〜Ｚ５のＢＣＤコードで表わされ
る期間（少なくとも次のＳＣ迄通常は更にＡ２．Ｉ２迄
）　ＢＳが解除（ＯＦＦ　）される。さらに工１を復号
するとき“ＭＣ８”−ｅターンとして’１０００１１１
”を受信すると、Ｍｌのメツセージデータを２１に対応
するコードでデコードし、　ＲＡＭ　３００に格納する
と共にＬＣＤドライバー２００を介してＬＣＤ　９０に
表示し、かつデコーダ４０、バッファ７０を介して伝達
手段８０を駆動させ１機器所持者に呼出されたことを知
らせる。

またＩ１の’　ＴＳ　’パターンの月・日情報で内蔵カ
レンダーを校正する。

そして次のＳＣ、ＩＤ　、　Ｉ２　、　Ｉ２の検出・復
号を行なう。このときＳＣは検出されるが、　ＩＤ信号
はＡ２なので検出されないから検出／ＪルスＤＴ３は出
ない。従ってＩ２のｚ２〜ｚ５および工２の＠ＭＣ８”
。

“ＴＳ’パターンだけを見て、Ｉ２の信号検出後２２〜
Ｚ５で示される期間、　ＢＳをＯＮ（通常次のＳＣの前
まで）すると共に、　”ＭＣ８″が　１０００１１１以
外のとき“ＴＳ”パターンに該当する時刻に内蔵時計を
校正し、前記受信記憶されているメツセージに受信時刻
を付加する。

こうして１次のＳＣの時間になると再びＢＳはＯＦＦと
なる。この期間はＩＤもＡ３で異なυかつ一度内蔵時計
の校正済なのでＩ３までの期間とする。

以後このような動作を繰シ返し、データの終シであるこ
とを示す終了信号Ｅを検出すると１通常の□ＢＳ動作に
復帰する。

またＩＤがＡ３に該当する受信機では、Ｐの受信に引き
続いてＳＣを検出するが、　ＩＤがＡ１のところでは一
致しないので、Ｔｌのｚ２〜ｚ５および１１の’ＴＳ”
パターンだけを見る。そして工１の信号検出後２２〜ｚ
５で示される期間ＢＳをＯＮさせると共に、ＴＳ″ノや
ターンに該当する月・日に内蔵カレンダーを校正する。

こうして次のＳＣの時間になると再びＢＳが工２迄の期
間ＯＦＦとなシ。

ＳＣは検出されるがＩＤは検出されないので、Ｉ２のｚ
２〜ｚ５およびＩ　２　ノ”ＭＣ８”　、　”ＴＳ”ツ
クターンだけを見る。そしてＩ２の検出後２２〜Ｚ５の
期間ＢＳをＯＮさせると共に、　’ＭＣ８”が１０００
１１１以外のときＩ　ＴＳ　Ｈ、ｐターンに該当する時
刻に内蔵時計を校正する。勿論“ＭＣ３”パターンが１
０００１１１のときは’ＴＳ”ノやターンに該当する月
・日情報で内蔵カレンダーを校正する。こうして２次の
ｓｃの時間になると再びＢＳがＯＦＦとなり、　ＳＣ検
出動作となる。そして、　ＳＣ、ＩＤが検出されると。

Ｉ３におけるＺ２〜Ｚ５の期間ＢＳ　ＯＦＦ状態が継続
すると共に、’ＭＣ８”パターンが１００００１１なら
ばＺｌに対応するコードでデコードされたＭ３に対応す
る時刻が記憶される。内蔵時計が前記所定の時刻になる
とデコーダ４０．バッファ７ｏを介して伝達手段８０を
駆動すると共に、　ＬＣＤ　９０上に設定警報゛である
旨を表示（第１８図はその例である）する。また、Ｉ３
の“ＴＳ″に対応する時刻情報で再び内蔵時計を校正す
る。以降ＩＤとしてＡ３に該当するものがなく終了信号
Ｅを受信すると通常のＢＳ動作へ復帰する。

行くと共に、もしこの信号が正しく受信出来ない場合は
予め定められた一定期間（本実施例では約１分）強制的
にＢＳをＯＦＦとし、　ＳＣ信号の受信に移行し、検出
出来なければ通常のＢＳ動作に復帰させ、更にＳＣが連
続２回以上検出されなければ電界不良と判断して２通常
のＢＳ動作へ復帰させることで電池の有効利用を計ると
共に受信の信頼性を高めている。

第５図ＢにおいてＺＤがハの受信機は電源ＯＮで予め定
められた一定期間（本実施例では約１分間）連続的にＢ
Ｓ　ＯＦＦとし、所望のＳＣ信号の検出を行なう０こう
してＳＣ信号が検出されると、　ＩＤの検出を行なうが
受信されないので、Ｉ２の検出後″’ＭＣ８”／ｆター
ンに応じて、内蔵のカレンダー或ハ時計を“ＴＳ″′情
報で校正すると共に、Ｔ２の２２〜Ｚ５の期間ＢＳをＯ
Ｎとする。

そして１次のＳＣのとき再びＢＳ　ＯＦＦとなる動作−
を繰シ返す。こうして、ＡＮに該当するＩＤが受信され
ると、　ＴＨの２２〜Ｚ５の期間ＢＳがＯＦＦとな’ｆ
）、ＩＮＯ”ＭＣ３’　パターンが１０００１０１なら
ばＴＮの２１に対応するコードでメツセージデータＭＮ
がデコードされ記憶される。この結果、もしＢＳ動作に
復帰して前記受信データに対応する時間の経過が内蔵時
計で確認されるまでにＳＣが検出されないとき、良好な
サービスエリアにいない旨を知らせるため警告警報を発
して注意を換起しく検出されるとタイマーは停止し、　
ＢＳへの復帰で再スタートとなる。）、予め定められた
一定期間（本実施例では約１分間）強制的にＢＳ　ＯＦ
Ｆとして。

ＳＣ検出を行ない、前記一定期間にＳＣが検出されない
とＢＳ動作に復帰する動作を繰シ返すことになる。

データ入力部２のモードＳＷのうち所望のキーをは時計
機能として動作する）。ここでもし。

”置”キーを押すと、第９図の割込みポート１０７０に
端子から割込みが掛かると共に、入力ポート１０２から
“置”キーに該当するノ４ターンが入力される。この結
果ＣＰＵは装置が置　”モードに設定されたことを認識
し、以降入力ポート１０３かラテー　タ、　例ｔハ”Ｄ
ＡＴＡＩＮ’　、　−ＡＯＫＩ’　、　”　ＤＡＴＡＩ
Ｎ’。

゛°鹿Ｃ”、”ＤＡＴＡＩＮ“、　”　０３−２６２−
５１７４”、“ＤＡ［”ｌＮ”。

’　ＫＵＤＯ”、’　ＤＡＴＡ　ＩＮ”、’５ＯＮＹ”
、・・・が入力されるＯこのようにキー人力された結果を確認すると。

予め定められた形式に従って読み出され（表５参照）　
ｔ　先ｆ　”　ＤＡＴＡＯＵｊ”　キーヲ押ｆ　ト”　
ＡＯＫＩ　ｎがＬＣＤ上に表示され２次に１→”キーを
押すと。

’　ＮＥＣ”が更に６→”キーを押すと’０３−２６２
−５１７４”更に“→”キーを押すと“ＫＩＪＤＯ”１
次に“↓”キーを押すと“ＥＮＤＯ”、“→”キーで“
ＫＤＤ”。

“↑”キーで”　ｓｏｍ“”のように確認出来る。

同様に“ＭＥＭＯ”キーを押すと第９図の割込みポート
１０７のに端子から割込みが掛かると共に。

入力ポート１０２から“ＭＥＭＯ”キーに該当するパタ
ーン’　００１００１１”が入力される。この結果ＣＰ
Ｕは装置が’　ＭＥＭＯ”モードに設定されたと判断し
、以後入力ポート１０３から入力される次のようなデー
Ｚ〔’　ＤＡＴＡ　ＩＮ”、　”　ＦＥＢ、　１０．１
９８４ＳＣ）（ＥＤＯＬＥ”、　−ＤＡＴＡ　ＩＮ”、
’９：００”’　ＤＡＴＡ　ＩＮ”、　−ＭＥＥＴＩＮ
Ｇ　（ＮＥＷ　ＰＲＯＤＵＣＴ　）ＡＴＳ−１ｎ、　”
’ＤＡＴＡＩＮ”、’　１０：３０　＃、・　］を読み
出すため”　ＤＡＴＡ　ＯＵＴ”キーを押すと２表６の
ようにＬＣＤ　９０上に’　ＦＥＢ、　１０．、１９８
４ＳＣＨＥＤＯＬＥ’が表示され、→”キーを押すとＬ
ＣＤの表示は“９：００”に変り、更にパ→″キーを押
すと表示ば−ＭＥＥＴＩＮＧ　（ＮＥＷ　ＰＲＯＤＵＣ
Ｔ　）ＡＴＳ−１″に、更に“↓″キー押すと”置（Ｎ
ＴＴ　ＭＲＫＵＤＯ）”へと変わシ、必要な情報をメモ
帳変わ９して何時でも簡単な操作で確認出来る。

そして、更に１本受信機は内蔵カレンダー及び内蔵時計
を持っているので、’　ＦＥＢ、　１０”の＠９：００
”、−１０：３０”、・・・の日時には、受信機の伝達
装置（例えばアラーム・ホーン）を駆動させ、注意を換
起させると共にＬＣＤ　９０上には鳴音時刻に該当する
表示を行なう。例えば１８：００時ならば“ＧＩＮＺＡ
　（ＭＯＲＥ　）”をＬＣＤ上に表示することになる。

ｄ）無線による定形情報の登録第１図、第９図、第１２図、第１３図を用いて受信機の
動作を説明する。

スイッチング回路１でＢＳ動作している受信機の無線部
２０．波形整形回路３０に電圧が印加されているとき、
プリアンプル信号Ｐを受信すると。

引き続く予め定められた同期信号ＳＣを検出するのに十
分な期間ＢＳ　ＯＦＦとする。そして、この間にＳＣを
検出するとその検出パルスＤＴ２で割込みポート１０７
を介して１チツノＣＰＵ　１００が起動されると共にデ
コーダ４０はＩＤの検出動作に移行する。

すなわち、　ＳＣの検出を起点として、自機のＩＤ番号
が書き込まれているＰ−ＲＯＭ　５０のデータと受信デ
ータとを１ビット毎比較照合しく第７図）。

その一致が確認されると、その検出パルスＤＴ３で入力
ポート１２１を介して１チッ７’ＣＰＵ１．００に入力
されると共に伝送速度に対応するクロックＣＬが入力ポ
ート１０５から供給される。このとき。

ＤＴ２による割込み起動から予め定められた一定期間（
ＤＴ３が検出される迄の時間）後にＤＴ３が入力される
とＩＤの検出がなされたと判断し、そうでない場合はＩ
Ｄ不一致と判断し後続の信号の受信に備える。その結果
１チツｆＣＰＵ１００では、前記クロックＣＬでメツセ
ージ信号りを入力ポート１０６から読み込み、予め定め
られたプログラムメモリ１４０の内容をインストラクシ
ョンデコーダ１６０で翻訳し、各命令に対応して処理す
る。即ち、前記読み込まれた信号はデータバス１２０　
、　ＡＣＣ１７０を介してＲＡＭ　１８０に書き込まれ
る。

こうしてＢＣＨ（３１，２１）符号を形成する３１ビツ
トが入力される毎にＡＬＵ　１５０にて演算を行ない、
受信信号の復号を行なう。

１チツグＣＰＵ　Ｉ　Ｑ　Ｑは、復号された最初のＢＣ
Ｈ（３１，２１）符号のうち情報ビット２０ビツトを第
４図［ＩＶ）に従ってデコードすると共に、以降出力ポ
ート１１２を介して受信機のＢＳ動作を制御する。

このとき、２０ビツトの情報ビットが次のよりなノぐタ
ーンならば「１１０１０００００００００００１０００
００Ｊ呼出がメツセージ付であシ、そのメツセージデー
タが７ビツト構成であり、以降少なくとも２０ワード（
ここで１ワードは３１ビツト）間ＢＳを解除する必要が
あることを示す。

そして２次の３１ビツトの入力を待って信号Ｉのデコー
ドを行なう。こうして２０ビツトの情報エリアを第４図
〔■〕表１および表２に従って解析する。即ちその情報
ビットが次のような／？ターンならばｌ’−１１０００
１１００１０１０００１０００００Ｊ後続するメツセー
ジデー夕が電話帳モードで処理・されることを示すと共
にデータ送出時間が、ＡＭＩＯ：２０分であることを示
す。

このようにしてデコードされた制御内容に従って、後続
するメツセージの処理を行なうことになる。従って、３
１ビツト毎にデコード処理された情報エリア（２０ビツ
トのデータ）は７ビツト単位に解読され順次外部ＲＡＭ
　３００に記憶される。

即ちチップセレクトＣ８１を論理″′０”レベルとする
ことによＩ）　ＲＡＭ　３００を動作モードにし、　Ｒ
ＡＭ３００の何番地に書き込むかをシリアルインターフ
ェース１０８を介して、対応するアドレス情報を信号線
ＳＯで転送する。このとき、１チツグＣＰＵ１００はシ
ステムクロックをＲＡＭ　３００にＳＣＫで送ると・同
時にアドレスであることを表わすだめ信号線Ａ／Ｄを論
理″１”レベルとする。そしてこのとき第１３図におい
て、　ＲＡＭ　３００は入力された各制御信号（Ｃ８、
Ａ／Ｄ　、　Ｒ／Ｗ　）に応じて、信号線ＳＯから入力
された信号をアドレス信号と判断し、アドレスカウンタ
３２０　、　Ｘ−Ｙデコーダ３３０を介してメモリーア
レイ３４０の書き込むべき番地が指定される。

次に１チツプＣＰＵ　１００では嘗き込むべきメツセー
ジデータをシリアルインタフェース１０８の信号線ＳＯ
で送出すると共に、送出データがメツセージデータであ
ることを表わすだめ信号線Ａ／Ｄを論理″０”レベル、
また書き込みを指示するため信号線Ｒ／Ｗを論理“０”
レベルとする。

この結果、第１３図のＲＡＭ　３００は、入力された各
制御信号に対応して、信号線ＳＯを介して入力されたデ
ータをメツセージデータとしてＸ−Ｙデコーダ３３０を
介して、メモリーアレイ３４０の先程指定された番地に
書き込む。

以上のような過程で順次メツセージデータが復号されて
いるとき、　ＢＣＨ（３１、２１）単位において、ＳＣ
或は終了コード検出か或は２ワード連続して受信不可の
とき、１チツグＣＰＵ　１００はメッセτジデータが終
了したものと判断し、出カポ−）１１０から信号線部を
介してデコーダ４０にメツセージが終了したことを知ら
せると共に出カポ−）１１１を介して信号線ＡＣでデコ
ーダ４０の鳴音発生回路を駆動する。その結果信号（ｄ
）。

バッファ７０を介してアラームホーン８０が鳴ｆする。

ここで、ＳＣ検出の場合は１チツプＣＰＵ機はＢＳ動作
に復帰する。

以上のように通常のメツセージとして所望の内容に該当
するコードが受信機に入力されることになる。

以下余白次にこのようにして受信記憶されたデータを読み出すに
は、読み出しスイッチＳ１を押すことによって、１チッ
プ°ＣＰＵ　１００は該当するメツセージデータの最初
の番地情報を信号線Ｓ０１からＲＡＭ３００へ供給する
と共に、チップイネーブル信号線面を論理Ｉｔ　ＯＩＩ
ｌレベル≠ツゾセレクト信号線石汀（こればＬＣＤドラ
イバ２００を選択するための信号線である。）及び信号
練り５を論理゛１”レベルとする。次に信号線Ａ　／Ｄ
　　を論理Ｉｔ　Ｏ）ｌレベルとすると共に信号線Ｒ／
Ｗ　を論理゛１″ルベルとする。これによシ、前述の最
初の番地から順次対応するデータが１バイト単位にＸ−
Ｙデコーダ３３０を介してメモリーアレイ３４０から読
み出され、そのデータがシリアル・インタフェース３１
０を介して信号線ＳＩで１チツプＣＰＵ　１００へ供給
される。こうしてＲＡＭ　３００からデータが読み出さ
れて１チツプＣＰＵ　１００へ供給されると。

信号線ヨ及び信号線Ｃ／Ｄ　　を論理ＩＩ　Ｉ　ＩＩｌ
レベルすると共に、　ＬＣＤドライバ２００を選択する
ためにチップセレクト信号線Ｃ８２を論理ｔ％’　Ｏｊ
ｊレベ′ルにすることによって、信号線ＳＯからキャラ
クタ−変換指示と格納アドレス情報をＬＣＤドライバ２
００へ供給する。続いて１チツゾＣＰＵ１００ｉ。

信号線Ｃ／Ｄ　　を論理″′０″レベルにすることによ
ってＲＡＭ　３００から読み出されたデータを信号線Ｓ
ＯによってＬＣＤドライバ２００へ供給する。

その結果第１２図のＬＣＤドライバ２００においては、
シリアルインタフェース回路２９５でシリアル・やラレ
ル変換された情報が、信号線Ｃ／′５　が論理゛′１”
レベルのときは、コマンドデコーダ２７０でデコードさ
れ、コマンドデコーダ２７０は内部制御信号を発生する
。ここで、コマンドが書き込みコマンド及びキャラクタ
変換コマンドであれば、書き込みアドレスを設定するた
めデータポインタ２８０がアクセスされ、信号線Ｃ／Ｄ
　　が論理ａｔ　Ｏｕレベルになったら、シリアルイン
タフェース２９５を介して入力されるデータがキャラ　
　。

フタ発生回路２９０で５×７のドツトマトリックスによ
るパターンに変換されて、データメモリ２５０に書き込
まれると共に、　ＬＣＤタイミングコントローラ２４０
の制御で列ドライバ−２１０及び行ドライバ−２２０を
介して信号ＣでＬＣＤ　９０上に表示される。

ｅ）共通ＩＤの登録・変更第３図、第１０図、第１１図を用いて受信機の動作を説
明する。

第３図は第２図において、デコーダ４０．メツセージ処
理部６０（１チツゾＣＰＵ　１００の構成例は第１１図
）間の構成を一部変更したもので、特に共通ＩＤ用のＲ
ＡＭ兼デコーダとしてデコーダ８（本例では１チツゾＣ
ＰＵを用い、その構成を第１０図に示す）を設けたもの
である。

さて、スイッチング回路１でＢＳ動作している受信機の
無線部２０．波形整形回路３０に電圧が印加されている
とき、プリアンプル信号Ｐを受信すると、引き続く、予
め定められた同期信号ＳＣを検出するのに十分な期間Ｂ
Ｓ動作を停止する。そしてこの間にＳＣを検出すると、
その検出パルスＤＴ２で割込みポート１０７を介して１
チツプＣＰＵ　１００およびデコーダ８を起動すると共
にデコーダ４０はＳＣの検出を起点として自機の個別選
択呼出番号が書き込まれているＰ　−ＲＯＭ５０のデー
タと受信データとを１ビット毎比較照合する。

こうして受信データがＰ　−ＲＯＭ５０内の自機の個別
呼出番号と一致すれば、第１１図において、その検出信
号ＤＴ３が入力ポート１２１から入力される。この結果
ＳＣ検出パルスＤＴ２で起動されたＣＰＵはＩＤが検出
されるべき時間に入力ポート１１９ではなく１２１から
の入力と判断し、検出されたＩＤが個別選択呼出番号で
あったと認識し、続いて送られてくるメツセージ信号の
受信に備える。

すなわち１チツプＣＰＵ　１００では、クロックＣＬで
ＩＤに引き続く信号を入力ポート１０６から読み込みデ
ータバス１２０．アキュームレータＡＣＣ１７０を介し
てＲＡＭ　１８０に書き込む。こうしてＢＣＨ（３１、
２１）符号を形成する３１ビツトのデータが入力される
毎にＡＬＵ　１５０で演算を行ない受信信号の復号を行
なう。復号された３１ビツトのうち情報ビット２０ビツ
トを第４図〔■〕に−従ってデコードすると共に以降出
力ポート１１２を介して受信機のＢＳ動作を制御する。

そして、このときもし２０ビツトの情報ビットが次のよ
うなノやターンならばｒｌｌｏｌｏ　００００００００
００１１００１０Ｊ　。

呼出が７ビツト単位のコードで構成されるメツセージ情
報を後に持っていることを示すと共に３２ワ一ド間ＢＳ
動作を解除する必要があることを示す。

すなわち、１チツノＣＰＵ　１００は３２ワードタイマ
ーを設定し起動する。

そして１次の３１ビツトの入力を持って信号Ｉのデコー
ドを行なう。こうして得られた２０ビツトの情報エリア
を第４図〔７３１表１および表２に従って解析する。即
ちその情報ビットが次のようなパターンならばｒｌｌｏ
ｏｏ　００１１００１０００１１０１１０Ｊ　。

後続するメツセージデータに共通ＩＤとして登録す込′
。

るもの玄′あり、現在の時間がＰＭ２：３６分であるこ
とを意味する。

従って、１チツプＣＰＵ　１００の内蔵時計が校正され
ると共に後続するメツセージデータは３１ピツト毎にデ
コードされ、その中の２０ビツトを７ビツト単位に解読
する。ここで、受信メツセージの２０ビツトの情報エリ
アの７９ターンが下記ならば５表６によって。

ＳＯＮＹ銘柄、　ＩＤ　ｒｏｔｘｏｌ・・・０ＬＩＯＩ
ＩＪ　　を登録するが１チツプＣＰＵ　１００’はＲＡ
Ｍ　３００の共通ＩＤエリアの空番に５ＯＮＹのラベル
を貼シ、前記ＩＤエリアの対応する番号とＩＤＡ’ター
ンをデコーダ８へ転送する。

すなわち、チダプセレク）　Ｃ８４を論理パ０″ルベル
とし、システムクロックＳＣＫと共にシリアル出力ＳＯ
から共通ＩＤエリア番号（例えば０１１０＝＝６）とＩ
Ｄパターンｒ０１１０１・・・０１１０１１ｊを出力す
る。このとき、デコーダ８はチッゾイネーブルｉが論理
″０”となったので、受信の準備をし、後続するシステ
ムクロックと共に入力されるデータをシリアル入力ＳＩ
からシリアルインタフェース１ｏ８゜データバス１２０
を介してＲＡＭ　１８０内に６個目のＩＤとして登録す
る。

また、受信された信号■の情報ビットのパターンが次の
ような・母ターンならばｒｌｌｏｏｏ　０１００１０１
０００１１００００Ｊ、後続するメツセージデータに変
更される共通ＩＤがあり、送出時の時刻がＡＭ　１１　
：　３０であることを意味する。そして、受信メツセー
ジの２０ビツトの情報エリアのノ４ターンが下記ならば
、第１１図の１チツプＣＰＵ　１００はＲＡＭ　３００
の共通ＩＤエリアのラベルのＴＤＫに該当するエリアを
捜し、　ＴＤＫからＮＥＣに変更し、チップセレクトＣ
８４を論理１゛０”レベルとし、システムクロックＳＣ
Ｋと共にシリアル出力ｓｏから共通ＩＤエリア番号とＩ
Ｄパターンｒ０１１０１０・・・０ＩＩＩＪを出力する
。この結果デコーダ８のＲＡＭ内の前記ＩＤ番号に該当
するエリアに入力データを書き込む。

こうして、共通ＩＤがデコーダ８に登録されている状態
で、ＳＣの検出が確認されると、第１０図において、デ
コーダ８は伝送速度に対応するクロックＣＬが入力ポー
ト１０５から供給されるので。

ＳＣに後続するデータＤを入力ｚ−）１０６から読み込
み、予め定められたプログラムメモリ１４０の内容をイ
ンストラクションデコーダ１６０で翻訳し、各命令に対
応して処理する。

即ち、前述の読み込まれたデータはデータバス１２０を
介してＡＬＵ　１５０で予めＲＡＭ　１８０内に登録さ
れている共通ＩＤ　（複数個あれば複数）と１ビット毎
比較照合される。

そして、もし共通ＩＤとの一致が確認されるとデータ検
出情報ＤＩを出力ポート１１３からメツセージ処理部６
０内の１チツプＣＰＵ　１００　（第１１図）へ伝える
と共に、検出されたＩＤが共通ＩＤエリアの何番目であ
るかの情報ＤＥが出力ポート１１４から１チツプＣＰＵ
　１００へ出力される。

カポート１１９からの信号によシ、共通ＩＤが受信され
たことを認識し引き続く共通ＩＤエリア情報を入力ポー
ト１２０から読み込む。

この結果受信されたメツセージデータをＲＡＭ３００に
記憶するため、チップセレク）　Ｃ８Ｉを論理”ｏ”レ
ベルトシ、シリアルインタフ、エース　□１０８を介し
て入力ポート１２０からのデータに該当するアドレス情
報を信号線ＳＯから転送する。

このとき、１チツプＣＰＵ　１００はシステムクロック
をＳＣＫで送ると同時にアドレスであることを指定する
ため信号線Ａ／′５　を論理パ１”レベルとする。

こうして、　ＲＡＭ　３００のアドレス設定が終ワると
、　Ａ／Ｄ　　を論理゛′０”レベルとして受信された
メツセージデータを信号線ＳＯからＲＡＭ　３００の指
定されたアドレス領域に書き込む。

また、受信されたメツセージデータを外部出力するとき
はチップセレクトＣ８３を論理パ０”として、１キヤラ
クタの構成を第１５図に示す形式で出力ポート１２２か
らレベルシフト回路３へ出力する。

ここで、受信機の外部端子５と接続可能な信号処理ユニ
ットを用いると、無線を経由して受信されたデータに所
望の処理を加えることが可能である。

ここで、受信機はＩＤとして１個別選択呼出番号と共通
ＩＤを持つのでＲＡＭ３００のメツセージ記憶エリアは
それぞれ個別に持つことが考えられる。

−そして、もし、そのエリアの配分を変えたいときは、
信号ＩのＭＣ８／”ターンとメツセージデータを用いて
任意に設定することが出来る。

以下余日（表４）以下余白（表５）〔発明の効果〕以上、説明したように本発明では、少なくともフレーム
同期信号・選択呼出信号・指定信号およびメツセージ信
号から構成される呼出信号を用いる。送信局では、送出
メッセージ長が最も短くなるようにメツセージに適した
コード形式でメツセージを構成すると共に、前記メツセ
ージに対応するコード情報を前記指定信号で送出する。

本発明による無線選択呼出受信機では前記指定信号の受
信に応答して後続するメッセージ長復号することによシ
チャンネルの有効利用が計られる。

【図面の簡単な説明】

第１図は表示付無線選択呼出受信機のブロック構成図、
第２図はメツセージデータ処理部６ｏのブロック構成図
、第３図は表示付無線選択呼出受信機の第２のブロック
構成図、第４図は信号構成図であって、〔Ｉ〕は前置信
号・ぐターン、〔■〕は同期信号・ぐターン、〔■〕は
アドレス信号およびメツセージ信号の構成パターン、〔
■〕は第１の制御信号の構成・母ターン、〔■〕は第２
の制御信号の構成・ぐターン、（、ＶＩ）はエンド信号
ハターンをそれぞれあられしておシ、第５図Ａ（１）と
同Ａ（Ｉ［）は合わせて通常動作におけるタイムチャー
トをあられした図、第５図Ｂはプリアンプル信号以降に
電源を投入した場−合の動作におけるタイムチャートを
あられした図、第６図は同期信号、エンド信号の検出回
路を示すブロック図、第７図はアドレス検出回路を示す
ブロック図、第８図はバッファ７０の回路構成図、第９
図は１チツプＣＰＵ　１００のブロック構成図、第１０
図は１チツプＣＰＵ　８のブロック構成図、第１１図は
第３図のメツセージ処理部６０内の１チツプＣＰＵ　１
００のブロック構成図、第１２図はＬＣＤドライバー２
００のプロ。り構成図、第１３図は外部ＲＡＭ　３００のブロック構
成図、第１４図はスイッチング回路１のブロック構成図
、第１５図はデータ入力部２からの出力データ形式を示
す図、第１６図はレベルシフト回路３の構成図、第１７
図はデータ入力部２のキー配列を示した図、第１８図は
設定警報である旨の表示の一例を示す図、第１９図はバ
ッテリーセービングの一例として、自機の所属するグル
ープのタイムスロット（Ｇ７）でバッテリーＯＮとなる
ことを示した図である。圧回路、８はデコーダ、１０はアンテナ、２０は無線部
、３０は波形整形回路、４０はデコーダ。５０はＰ−ＲＯＭ　、　６０はメツセージデータ処理部
。６１および６２はダイオード、６３および６４はコンデ
ンサ、７０はバッファ、８０はアラームホーン（伝達手
段）、９０はＬＣＤ、１００は１チツプＣＰＵ　（メツ
セージデコーダ）、１０１・１１０−１１８は出カポ−
）、１０２−１０６・１１９は入力、７−）、１０７は
割込ポート、１０８はシリアルインタフェース、１２０
１ｄデータバス。１３０はプログラムカウンタ、１４０はプログラムメモ
リー、１５０はＡＬＵ　、　！　６０はインストラクシ
ョンデコーダ、１７０はＡＣＣ、１８０はＲＡＭ　。１９０はンステムクロック発生回路、２０９はＬＣＤド
ライバー、２１０は列ドライバ−，２２０は行ドライバ
−，２３０はＬＣＤ電圧制御コントローラ、２４０はＬ
ＣＤタイミングコントローラ。２５０はデータメモリー、２６０はシステムクロックコ
ントローラ、２７０はコマンドデコーダ。２８０はデータポインタ、２９０はキャラクタ発生回路
、２９５はシリアルインターフェース。３００は外部ＲＡＭ　、　３１０はシリアルインターフ
ェース、３２０はアドレスカウンタ、３３０ｕＸ−Ｙデ
コーダ、３４０はメモリーアレイ、３５０は制御回路、
５００はシフトレジスタ、５１０−５３０はインバータ
、５４０はアンドゲート。６００はカウンタ、６１０はＥＸＮＯＲゲート、　７１
０゜７２０は抵抗、７３０はＮＰＮトランジスタ、７４
０はＰＮＰ　）ランノスタ、８００はアラームホーン。１ａはＰＮＰ　トランジスタ、ｌｂおよび３ｃはＮＰＮ
トランジスタをそれぞれあられしている。第３図第４図第５図Ａ（Ｉ）第１２図第１３図贈第１４図第１５園第１６図百第１７図第１８図第１９図

Claims

【特許請求の範囲】

１、少なくともフレーム同期信号・選択呼出信号・指定
信号およびメッセージ信号から構成される呼出信号を受
信する無線選択呼出受信機であって、前記選択呼出信号
に応答して前記指定信号を受信する第１の手段と、前記
指定信号に応答して、予め定められた形式で前記メッセ
ージ信号をデコードする第２の手段とを含むことを特徴
とするチャンネルの有効利用を実現したメッセージ受信
が可能な無線選択呼出受信機。