JPS6196826A - 直流駆動型ジヨセフソン分周器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体基板上に形成される直流駆動型のジョ
セフソン論理回路を組合せてなる分周器に係り、特に、
ジョセフソン・コンピュータに適用して好適なものとす
るように動作速度の高速化を図った直流駆動型ジョセフ
ソン分周器に関するものである。

〔発明の背景〕

第１図〜第７図により従来技術とその問題点を説明する
。従来、半導体集積回路による分周器としては種々の方
式のものが提案されている。例えばＣｈａｒｌｅｓ　Ａ
　Ｌｉｅｔｃｈｉ、　”Ａ　ＧａＡｓ　ＭＳ　ＩＷｏｒ
ｄ　　Ｇｅｎｅｒａｔｏｒ　　Ｏｐｅｒａｔｉｎｇ　　
ａｔ　　５　　　Ｇ　　ｂｉｓｔ／５Ｄａｔａ　　Ｒａ
ｔｅ”　　Ｉ　　Ｅ　　Ｅ　　Ｅ　　　Ｊ　　、　　ｏ
ｆ　　ＭｉｃｒｏｗａｖｅＴｈｅｃｈｎｉｃｓ　ａｎｄ
　Ｔｈｅｏｒｙ、　Ｖｏｌ、　Ｍ　Ｔ　Ｔ　−３０。

Ｎａ　７　、　］、　９８０　、　Ｐ　、　９８８には
６．５　Ｇ　Ｈｚで動作するＧ　ａ　Ａ　ｓ電界効果ト
ランジスタで構成される分周器が開示されている。消費
電力は１ビット当り約１００ｍＷと見積られる。このよ
うな分周器は論理ゲートを組合せて構成されている。ジ
ョセフソン論理回路も論理ゲートを構成できるので、分
周器を構成することができる。特にジョセフソン論理回
路は従来の半導体素子を上回る超高速動作を特徴とする
ので、従来にない高速動作の分周器が構成されることが
期待される。実際、Ｈ，Ｃ。

Ｊｏｎｅｓ、　　”Ｓｅｌｆ−Ａｃｔｉｖａｔｉｎｇ　
　Ｔｏｇｇｌｅ”　　　Ｉ　　Ｂ　　ＭＴｅｃｈｎｉｃ
ａｌ　　Ｄｉｓｃｌｏｓｕｒｅ　　Ｂｕｌｌｅｔｉｎ、
　　Ｖｏｌ、　　２　３　　。

Ｎα９．Ｆｅｂ、１９８１にはジョセフソン論理回路を
用いた分周器が開示されている。上記文献においては交
流駆動型回路が使用されている。交流駆動方式では、ジ
ョセフソン論理回路を流れる電流波形は第１図に示すよ
うな矩形波になる。第１図において、電流が平坦値に保
たれる領域１の部分が有効期間で、この期間に論理動作
が進行する。

領域２の部分は駆動用電源の極性が切替わる無効期間で
あり、論理動作は進行しない。交流駆動回路においては
領域２の部分を小さくしすぎるとパンチスルー現象と呼
ばれる誤動作が生じてしまう。

この現象は、Ｅ　、　Ｐ　、　）（ａｒｒｉｓ、“Ｐ　
ｕｎｃｈＩｌ、ｈｒｏｕｇｈ　１ｎＪｏｓｅｐｈｓｏｎ
　Ｌｏｇｉｃ　Ｄｅｖｉｃｅｓ”　Ｉ　Ｅ　Ｅ　Ｅ　Ｔ
ｒａｎｓ。

ｏｎ　　Ｍ　ａｇｎｅヒｉｃｓ、　　Ｖｏｌ、　　ＭＡ
Ｇ　　−１７、Ｎｎ　　１　　。

Ｊａｎ、１９８１．ＰＰ６０３−６０６に開示されてい
る。例えば、誤動作の確率を１０−２２に抑えるために
は領域２は２００ｐｓ　（ピコ秒）以上なくてはならな
い。すると分周器の可動周波数の上゛　限は５ＧＨｚ（
第１図の正半分と負半分の各を独立の期間と考える）以
下となり、従来の半導体回路構成の場合を下回る性能し
か出すことができない。このような困難に対処するため
の１つの解決策は直流駆動型回路を使用することである
。直流駆動型ジョセフソン論理ゲートとしては種々のも
のが知られているが、代表的なものとしてＣｕｒｒｅｎ
ｔ、　Ｓ　ｊｅｅｒｉｎｇ　Ｃ１ｒｃｕｉｔ　（以下Ｃ
Ｓ回路と呼ぶ）及びＨｙｂｒｉｄ　Ｕ　ｎｌａｔｃｈｉ
ｎｇ　Ｆ　ｌｉｐ　Ｆ　１ａｐＬ　ｏｇｉｃ　Ｅ　ｌｅ
ｍｅｎｔ　（以下ＨＵＦＦＬＥと略記する）が挙げられ
る。これらは、Ｓ、Ｍ、Ｆａｒｉｓ、　Ｌｏｏｐ’ｆＥ
ｌｅｃｏｄｅｒ　ｆｏｒ　Ｊ　ｏｓｅｐｈｓｏｎ　Ｍｅ
ｍｏｒｙ　Ａｒｒａｙｓ”Ｉ　　Ｅ　　Ｅ　　Ｅ　　　
Ｊｏｕｒｎａｌ　　ｏｆ　　５ｏｌｉｄ　　５ｔａｔｅ
　　Ｃ１ｒｃｕｉｔｓ。

Ｖｏｌ、　ＳＣ−１４，Ｎｎ４．　Ａｕｇ、　　１９７
９゜ｐｐ、６９９−７０’７及びＡ　、　Ｆ　、　Ｈｅ
ｂａｒｄ他、”Ａ　　ＤＣ−Ｐｏｗｅｒｅｄ　Ｊｏｓｅ
ｐｈｓｏｎ　Ｆｌｉｐ　Ｆｌｏｐ”Ｉ　　Ｅ　　Ｅ　　
Ｅ　　　Ｔｒａｎｓ、　　ｏｎ　　Ｍａｇｎｅｔｉｃｓ
、　　Ｖｏｌ、　　ＭＡＧ１５、Ｎα１．Ｊａｎ、にそ
れぞれ開示されている論理ゲートである。

以下、Ｃ８回路及びＨＵＦＦＬＥの動作を図を用いて説
明する。Ｃ８回路及びＨＵＦＦＬＥは基本的には２個の
ジョセフソン素子とインダクタンス、抵抗の組合せで植
成されている。１個のジョセフソン素子とは、単独のジ
ョセフソン接合または複数のジョセフソン接合からなる
ジョセフソン磁気量子干渉計である。このジョセフソン
素子のしきい値特性が第２図に示すものであるとする。

第２図において、１１がしきい値曲線を示し、１２はジ
ョセフソン素子、■、はゲート電流。

Ｉ、は制御電流ｆＩｉｌはバイアス電流である。

Ｃ８回路、ＨＵＦＦＬＥにおいては、それらを構成する
２個のジョセフソン素子の動作点が、交互入力電流ｆＩ
Ｂはバイアス電流ｔ　工、及びＩ２はそれぞ九人側のル
ープ及び右側のルニプを流れる電流、Ｌｌ及びＬ２はイ
ンダクタンスである。Ｌｌ、Ｌ２の比は１：３程度以上
離れている。これは初期設定のためである。バイアス電
流工。１゜１１１２を適当に（即ち第２図の動作点１３
．１４を実現するように）設定した場合、第４図に示す
ような人出特性を示す。第４図（ａ）は入力電流Ｉｉｈ
を、（ｂ）はそれぞれのル ープの出力電流１１．Ｉ２を示している。なお、Ｏ８回
路においては、ジョセフソン素子に並列にダンピング抵
抗を設けるのが普通であるが、第２図では省略されてい
る。同様に、ＨＵＦＦＬＥの回路構成と入出力特性を第
５図、第６図に示す。

Ｌは負荷インダクタンス、ＲＬは負荷抵抗Ｉ　　Ｉｏｔ
ｍは出力電流であり、その他の符号は第３図の場合と同
じである。バイアス電流■８　は、この場合も第２図の
動作点１３．１４が実現されるように設定される。

Ｃ８回路及びＨＵＦＦＬＥは多数決論理動作を行う。・
従ってバイアス電流の大きさを適当に設定し、かつ入力
の向きを適当に設定することにより、□Ｒ，ＡＮＤ、Ｎ
ＯＲ，ＮＡＮＤの任意の機能をＣ８回路あるいはＨＵＦ
ＦＬＥによって実現させることができる。

ここで、第７図に既存の半導体回路で構成された分周器
の回路図の一例を示す。これは、ＳＥＭ−ＩＣＯＮＤＵ
ＣＴＲＤＡＴＡ　　ＢＯＯＫ（ＴＴＬ）　ＨＩ　ＴＡＣ
ＨＩ　、　１９８０．　Ｐ、９０ｉ：開示０．されてい
るものである。２個のＮＡＮＤＡＮＤ素子個のＡＮＤ素
子と、２個のＮＯＲ素子とで構成され、入力信号ＣＬＫ
に対してＱ出力またはｄ出一力は半分の周波数に分周さ
れる。第７図の各ゲートをそれぞれＣ８回路またはＨＵ
ＦＦＬＥで置換するとすれば分周回路が得られるが、回
路の集積度と速度に限界がある。６８回路及び ＨＵＦＦＬＥの動作速度はダンピング抵抗、負荷抵抗の
大きさにもよるが、主として負荷インダクタンス（第３
図のＬ１＋Ｌ２．第５図のＬ）に依存する。そして°こ
れらのインダクタンスはある一定値以上の値になるよう
にしないとゲート動作が不安定になる。例えばジョセフ
ソン素子として、臨界電流密度がｌ　Ｏ００Ａ／ｃｎｆ
、接合面積が５μｍφのジョセフソン接合２個からなる
２接合値を越えた時点がら出力が定常値の９０％に達す
半周期は概ね９０ｐｓ以上なくてはならずＨＵＦＦＬＥ
を用いた場合は１３５ｐｓ以上なくてはならないことに
なり、分周器の可動周波数の上限は５．５ＧＨｚ及び３
．７ＧＨｚとなり、やはり従来のＧ　ａ　Ａ　ｓ電界効
果トランジスタで構成される６、５ＧＨｚで動作する分
周器（前述したＣ　ｈａｒｌｅｓ　Ａ　　Ｌ　１ｅｊｃ
ｈｉの文献）を下回る性能しか出すことができない。

〔発明の目的〕

本発明の目的は、従来技術での上記した問題点を解決し
、直流駆動型ジョセフソン集積回路により、既存の半導
体素子からなる分周器を上回る高速動作が可能な分周器
を提供することにある。

〔発明の概要〕

本発明はかかる目的を達成するため、１個又は２個のジ
ョセフソン接合で形成れさるジョセフソン素子を２つ有
する直流駆動型ジョセフソン・フリップフロップ回路を
少なくとも２つ有し、夫々の出力信号が他の入力信号と
して与えるよう接続し、かつ４つのジョセフソン素子の
うち一つか順に電圧状態となるよう各ジョセフソン素子
に与え路を組合せた分周器の実施例を以下に述べる。ま
ず、フリップフロップ回路としてＯ５回路を用いた最も
基本的な分周器を第８図を用いて説明する。

この分周器は第８図（ａ）に示すように２個のＣ８回路
Ｃ３Ｉ、Ｃ８２を縦続に接続した形となっている。第８
図（ａ）で＋　７１．７２，７３゜７４はＣＳ回路Ｃ５
Ｉ、Ｃ５２の構成要素となるジョセフソン素子で、ここ
では非対称２接合磁気量子干渉計を用いており、このう
ち、７１　、’　７２はゲート電流■５の電流源７５に
より、７３゜７４は同じく＠流源７６によりそれぞれ駆
動されている。各ジョセフソン素子はそれぞれ３本の制
御線を有する。配線７８は索子７１，７２にバイアス電
流工ゎ、を与え、配線７９は索子７３゜７４にバイアス
電流Ｉｂ２を与える。配線７７は入力電流ＩＮが流れる
配線である。ジョセフソン素子の構造を第８図（ｂ）に
示す。この素子はジョセフソン接合Ｊ１．Ｊ２とこれら
を結ぶインダクタンスしによって閉路を形成している。

、３本の制御線８５，８６．８７は磁気的にインダクタ
ンス縦軸、はゲート電流１．である。

ゲート電流は１１で一定なので、動作点はＡ上に存在す
る。

制御線８５，８６．８７を流れる電流の和により、Ａ上
の動作点が定まる。素子が非対称構造であるため、しき
い値曲線８８の形状は非対称となる。このような非対称
とする理由は、Ｂにおけるしきい値曲線８８の勾配ΔＩ
ｇ／ΔＩｏを急峻なものとし、予想されるノイズ、クロ
ストーク等に由来するゲート電流■１の変動により、閾
値電流Ｉ　Ｔｉｃの変動を抑えて安定な動作領域を得る
ためである。非対象であるため、ゲート電流が注出する
部分にＣのマークを付しである。ダンピング抵抗Ｒｏの
大きさは、Ｊｌ、Ｊ２の接合容量をｃ、Ｔとし、素子７
１．７２とインダクタンス８ｏで形成される閉ループの
全インダクタンスをＬＴとすると の関係にある。入力電流ＩＮは■１／２のオフセットを
有し、ピーク・ツウ・ピークの振幅が■、である正弦波
もしくはそれに類似波形を有する電流である。

この分周器の動作を第８図（ｅ）により説明する。

それに先立ち、各素子の名゛称と出方電流の名称を第８
図（ｄ）のように定める。即ち、素子７１，７２゜７３
．７４をそれぞれＱ　１．Ａ　Ｉ　Ｑ　Ｌ　Ｂ　＋　Ｑ
　２　Ａ！Ｑ　２　Ｂとし、それぞれの出力電流を１１
１゜ｒｚａｔ　ｒｚＡｔ　　ｒｚａとする。素子の１Ａ
には３電流＋ＩＮ、ＩゎＬｔＩ２Ａが入力される。同様
に、Ｏ１８には＋ＩＮ＝　Ｉ−１，Ｉ　２　Ｂが。

０２　ｋには−ＩＮ、１％、□、■１８が、Ｑ　２　Ｂ
には−ＩＮ、Ｉ、２．Ｉ、Ａが入力される。第８図（ｃ
）に示したような大きさにバイアス電流Ｉ５゜及びＩｋ
２を定めると入力電流ＩＮの変化に従って各素子の入力
は第８図（ｅ）に示すように変化する。同図において、
矢印の長さは電流の大きさを、矢印の向きは電流の方向
を示している。まず、初層状態として入力電流ＩＮが零
であり、ゲート電流工、が零からゆるやかに定常値まで
上げられたＱｚｅに流れ、１１Ａ＊Ｉ２Ａ中０，１１Ｂ
中Ｉ２１１中Ｉ、＝Ｉとなる。このとき第８図（ｅ）の
９１の欄に、各矢印の大きさで示す電流が各制御脇を流
れ、合計ではその下の９６の計の欄に矢印で示すような
電流が流れている。これによりＱ　２　Ａのみで制御線
電流の和が閾値ＩＴｌｃを越えるがｏ　Ｑ　２　Ａには
はじめからゲート電流が流れていないため出力電流の状
態に変化はない。この状態で入力電流ＩＮが０からＩに
上げられると各素子の各制御線には９２の欄に示す電流
が流れることになり、合計では９７の欄に示すような電
流となる。これによりＣ４，のみで制御線電流の和が閾
値工。を越える。Ｑｌｌｌにはこの時点でゲート電流■
、が流れているからＣ１８は零電圧状態から電圧状態に
スイッチする。すると今までＱ　１　Ｂに流れていたゲ
ート電流はほぼ全量がＱ　１　ｋの方に流れＩｏ、ｊＩ
、ｒ、１１ｓｏとなる。Ｑ、ｌｌのゲート電流が零に近
付いた時点でＱ　、ｎは再び零電圧状態に復帰する。Ｑ
　Ｌ　Ａの制御線電流の和は１、以下であるからＱ　ｉ
　ｋは依然として零電圧状態にある。ＩｉＡが０からＩ
に増加したことによであることは変らす零電圧状態のま
まである。

すなわち１１戸−９１１８卸０９Ｉ２Ａキ０゜Ｉ２Ｂ卸
Ｉとなったところで定常状態に達する。

次にＩＮが半周期進んで０になると今度は各素子の制御
線には９３の欄に示す電流が流れることになりＱ　２　
Ｂが零電圧状態→電圧状態→零電圧状態のスイッチを起
こし、出力電流が切替る。以下同様に９４の欄ではＱｌ
Ａが、９５の欄ではＱ２Ａがスイッチする。

即ち、入力電流ＩＮの２周期に対して出力電流ｉ’ｔＡ
＋　　ｌ１ＲＩ　　Ｉ２＆？　Ｉ２１１は１周期の変化
を示し、分周動作が成立している。

さて、第８図の分周器の性能はまだ改善の余地゛　　　
　　がある。再度ＣＳ回路の動作を検討する。第９図（
ａ）はＣ８回路の特定の構造を、第９図（ｂ）はそのＣ
８回路負荷インダクタンスＬ１又はＬ２の大きさと時間
τの関係を示したものである。スイッチング時間τは、
入力が素子のしきい値を横切った時点から出力が定常値
の９０％に達する時点までジョセフソン接合は鉛合金系
電極を用い、臨界電流密度１０００　ｍＡ／ａｎｔであ
る直径５μｍのジョセフソン接合により実現される。こ
のＣ８回路は負荷インダクタンスＬ２が増加すると、図
に示すようにスイッチング時間τが増加する。Ｌ２があ
まり小さくなるとＯ８回路の動作が起こらなくなるが、
高速動作を目指すにはＬ２は小さめがよ゛い。

一方、前記第８図の回路では、負荷インダクタンスとい
う意味ではこのＬ２に相当するインダクタンス８０．８
１が巨大にならざるを得ない。ここでも素子として臨界
ジョセフソン電流が０．２ｍ　Ａ　、接合容量が０．８
ｐＦのジョセフソン接合２個で構成される２接合磁気量
子干渉計を用いた例をとって数値的な議論を行う。いま
、全ての配線は５μｍ幅であるとする。ジョセフソン素
子を構成する各電極及び絶縁膜の膜厚は公知例Ｊ、Ｈ。

Ｇ　ｒｅｉｎｅｒ他”Ｆａｂｒｉｃａｔ、ｉｏｎ　Ｐｒ
ｏｃｅｓｓ　ｆｏｒＪ　ｏｓｅｐｈｓｏｎ　　　Ｉ　　
ｎｔｅｇｒａｔ、ｅｄ　　Ｃ１ｒｃｕｉｊｓ”　　　Ｉ
　　Ｂ　　Ｍ　　　Ｊ　　−Ｒｅｓ、　Ｄｅｖｅｌｏｐ
　Ｖｏｌ、　２４．　Ｎａ２．　Ｍａｒｃｈ、１９８０
に従う。するとＬｌは概ね５０ｐＨを下回ることはでと
して用いることをせず、工２のみを用いることにすれば
次段の素子との結合で生じるインダクタンスは全てＬ２
側に付加され、Ｌｌは最小限に抑１．１２，１１３，１
１４はジョセフソン素子で第８図（ｂ）に示した２接合
磁気量子干渉計を用いる。

ｉｌｌと１１２はゲート電流■１の電流源１１５により
、１１３と１１４は同じく電流源１１６によりそれぞれ
駆動される。Ｌｉ２，１１９゜１２０．１２１はそれぞ
れ素子１１１〜１１４にバイアス電流■ｂｘ＋　　■ｂ
□＋　　Ｉｂ□１Ｉｂ４を与える電流線である。１１７
は入力電流ＩＮが流れる配線である。第８図（ａ）の回
路との差はジョセフソン素子１１２，１１４の出力線が
直接アースに接続され、一方ジョセフソン素子１１１の
出力線については、素子１１３，１１４を介し、素子１
１３の出力線については素子１１１，１１２を介してア
ースに接続されていることである。つまり、素子１１１
，１１３の出力線の方が素子１１２．１１４の出力線よ
りもきわめて長くインダクタンスが大きいので第８図（
ａ）に示すインダクタンス８０．８１及び８２．８３が
不用である。

バイアス条件を第１０図（ｂ）に示すしきい値曲線１２
２により説明する。ゲート電流Ｔ５における素子のしき
い値を１．とすると である。入力電流ＩＮはＩ／２のオフセットを有し、ピ
ーク・ツウ・ピークの振幅が１である正弦波もしくは類
似波形の電流である。この分周器の動作を第１０図（Ｃ
）に示す。

まず初期状態として入力電流ＩＮが工であり、ゲート電
流がＯからゆるやかに定常値■まで上げられたとする。

その状態及びその後ＩＮが１／２周期進むごとの各素子
への制ｓｕＩ！Ａ入力の状態を第８図（ｅ）と同じよう
に［１３１〜１３５に示す。

この場合も、入力２周期に対して出力電流Ｉ　Ｌ　Ａ　
１１２Ａが１周期変化し、正常な分周動作が行われてい
る。この第１０図実施例によると、第８図（ａ）法は、
次段の分周器の入力線に存在する負荷インダクタンスを
最小にするようなものでなくてはならない。この負荷イ
ンダクタンスは、次段の分周器の素子との結合部と、そ
れらを結ぶ配線との寄与に分けることができる。いま、
仮定として、配線として５μｍ線幅を用い、素子として
臨界ジョセフソン電流が０．２ｍＡ、接合容量が０．８
ｐＨのジョセフソン接合２個とそれらを結ぶ約０．８ｐ
Ｈのインダクタンスで構成される非対称２接合磁気量子
干渉計を用いることを考えると、前記公知側文献（Ｊ　
、Ｈ，Ｇｒｅｉｎｅｒ、他著）と同じプロセス技術を用
いる場合、素子との結合部におけるインダクタンスは１
個の素子に対して約２０ｐＨ１配線インダクタンスは配
線長１０μｍあたり約１ｐＨとなる。通常の結線法では
前者の寄与が大きくなりがちである。従って負荷インダ
クタンスを小さくするには、結合する負荷素子の数を最
小に抑えなくてはならない。もし、Ｃ３回路２個で１つ
の分周回路を構成し、これを２段以上接ことのできる２
ビット分周器の結線法を示す。１つの分周器を３個のＣ
８回路で構成し、そのうちの２個は次段駆動用とする。

分周器を構成する３個のＣＳ回路１４１，１４２，１４
３の負荷素子の数は、それぞれ４個、２個、４個となっ
ており、改善が図られている。また先頭の分周器の高速
化を最優先にすることが多段の分周器の動作速度の向上
につながるので、先頭分周器と２番目の分周器の結線法
を変え、先頭分周器の負荷となる配線長が最小になるよ
うにしている。図中の各Ｃ８回路１４１，１４２，１４
３，１４４，１４５゜１４６の負荷インダクタンスはそ
れぞれ約１２６゜９０．１２５，１５５，９５，１５５
ｐＨとなる。

ただし第３の全周器も第２の分周器と同型の結線が行わ
れるとしてＣ８回路１４６の負荷を求めた。

１４７は被分周信号電流ＩＮの入力線であり。

１４８０．１４９０，１５００，１５１０゜１５２０．
１５３０はバイアス電流Ｉ５１゜■１□＊　　Ｉｂｍｅ
　　Ｉｂ４ｖ　　Ｉゎ５９１ゎ、の入力線であり、１５
４０．．１５５０，１５６０゜すると、Ｉ　ｇ＝０．３
ｍＡとした場合、Ｉｂｔｘ〜１．４は（３）式と同様の
制限を受け、それぞれ例トを有し、ピーク・ツウ・ピー
クが０．３ｍＡの振幅を有する正弦波電流を与える。第
１１図（ｂ）は入力周波数を１６ＧＨｚとした場合のシ
ミュレーション結果を示す。図中のｒｌ、ｒ２．ｒヨ。

Ｉ４はそれぞれＣＳ回路１４１，１４２，１４３゜１４
４の出力電流である。正常な動作が行われ、従来例（前
出文献Ｃｈａｒｌｅｓ　Ａ　　Ｌ　１ｅ１１．ｃｈｉ著
）を上回る性能が得られることがわかる。

以上、Ｃ８回路を２個あるいは３個組合せた構成の分周
器の動作を説明したが、フリップフロップ回路としてＨ
ＵＦＦＬＥを用いても、同様の分周器が構成できる。基
本となる１ビツトの構成を第１２図（ａ）に示す。同図
で１５１，１５２゜１５３．１５４はＨＵＦＦＬＥの構
成要素となる素子で、ここでは非対称２接合磁気量子干
渉計袈用いている。。素子ｔＳｔはゲート電流Ｉｇの電
流の制＃線を有している。配、１１６０は素子１５１及
び１５３に、配線１６１は素子１５２及び１５４にそれ
ぞれバイアス電流を与える。１５９は人１６６．１６７
は磁気的にインダクタンスＬと結合している。この素子
のしきい値曲線を第１２図（Ｃ）に示す。非対称のしき
い値曲線となるようにしたのはＣ８回路の場合と同様の
理由による。第１２図（ｂ）においてＲ，は負荷抵抗で
あり、ジョセフソン接合Ｊ１またはＪ２の準粒子トンネ
ル抵抗をＲ工とすると、ＲＬ、は 程度に設定される。Ｒ，を大きくしすぎるとハングアッ
プ現象が生じ、スイッチング動作が阻害される。一方、
ＲＬ、を小さくするとスイッチングが遅くなる。第１２
図（ｃ）にはバイアス電流１　ｂｌ及びＩｂ２の設定法
も併せて示されている。ゲート電流Ｉｇにおける素子の
しきい値を■。、及びｔ−２（ｒオ、＜ｒ。２）とする
と ツウ・ピークの振幅が２Ｉ程度である正弦波もしくはそ
れに類似の波形をもつ電流である。

この分周器の動作を第１２図（ｅ）により説明する。説
明に先立ち各素子と出力電流の名称を第１２図（ｄ）の
ように定める。素子の１Ａには＋　Ｉ　Ｎ、　　ｒ　ｂ
　ｘ及び＋Ｉ２が入力される。同様に、Ｑ　ｔ　ｇには
＋ＩＮ、１．□、−Ｉ２が、Ｑ　２　ｋには−ＩＮ、Ｉ
　、、、−Ｉ　１が、Ｑ２Ｉｉには−ＩＮ。

１１□、＋１１が入力される。第１２図（ｃ）に示した
ようにバイアス電流■、、１及びＩｂ２を定めると入力
電流ＩＮの変化に従って各素子への入力は第１２図（ｅ
）のように変化する。まず、初期状態として入力ＩＮが
零でありゲート電流■、がゆるやかに定常値まで上げら
れたとする。次にバイアス電流１ｂＬを一時的にＩ　Ｔ
ＩＣ２以上にし１次に元の値に戻す。すると索子Ｑ１Ａ
及びＱ　２　Ａは電圧状態になり、■１シ＋Ｉｇ、Ｉ２
シ＋ｒｇとなる。この状態でＩＮが零から■、に上げら
れると第１２図（ｅ）の１８１の欄に各矢印の大きさで
示すような電流が各素子の制御線を流れ、合計ではらな
い。入力ＩＮが次の半周期進んで一■になると、今度は
１８２の欄に示す制御線電流が流れＱ２Ｂがスイッチし
、Ｑ　ｚ　Ａはその反動で零電圧状態に戻る。以下同様
に１８３の欄でＱ工８゜１８４の潤でＱ　ｚ　Ａがスイ
ッチし、１８５の欄では再び元の事象に戻ってＱＩＡが
スイッチする。

即ち、ＩＮの２周期に対して出力１１．Ｉ２は１周期の
変化を示し、分周動作が成立している。

さて、再度ＨＵＦＦＬＥの動作に検討を加える。

第１３図はＨＵＦＦＬＥの特定の構造とその場合の負荷
インダクタンスしに対するスイッチング時間τを示した
ものである。では、この場合も、入力が素子のしきい値
を横切った時点から出力が定常値の９０％に達する時点
までの時間としである。

同図において１９１及び１９２は臨界ジョセフソン電流
が０　、２　ｍ　Ａ、接合容量が０．８ｐＦのジョセフ
ソン接合２個で構成された２接合磁気量子干渉計である
。このＨＵＦＦＬＥは負荷インダクタンスＬの増加に伴
って図に示すようにてか増加する。Ｌがあまり小さくな
るとＨ，ＵＦＦＬＥの動作層、器を構成することを考え
る。その場合の結線法は先頭ピノ１−を構成するＨＵＦ
ＦＬＥのインダクタンスを最小にするようなものでなく
て・はならない。Ｃ８回路の場合と同様な議論により第
１４図（、’ａ　）のような結線法とする。１つの分周
器を３個のＨＵＦＦＬＥで構成し、そのうちの１個は次
段駆動用とする。また先頭の分周器と第２の分周器の結
線法とは相異している。Ｏ８回路の場合と同様の仮定の
下で、図中の各ＨＵＦＦＬＥ２０１゜２０２．２０３，
２０４，２０５，２０６のインダクタンスはそれぞれ約
１３０．７５，１２５゜１６５．１０５，１２５ＰＨと
なる。ただし第３の分周器も第２の分周器と同型の結線
が行われるとして２０６の負荷を求めた。２０７は被分
周信号ＩＮ（７）入力線であり、２０８，２０９，２１
０゜２１１はバイアス電流Ｉ　ｂｌ＋Ｉ　ｂ□＋Ｉｂヨ
。

１１．４の入力線である。２１２，２１３，２１４゜２
１５．２１６，２１７，２１８，２１９，２２０゜２２
１．２２２，２２３は各ＨＵＦＦＬＥをそれぞれ駆動す
るゲート電流を供給する電流源である。

バイアス条件を前出の第１２図（ｃ）を参照して説明す
る。Ｉ　ｒｗ：　２−０　、９　ｍ　Ａであり、１．ｒ
Ｔ、、ニー１１ｉ３＋Ｉｂ４は共に０．８ｍＡに設定さ
れる。

入：力ＩＮはオフセットなしのピーク・ツウ・ピーク１
で０．５ｍＡの振幅を有する正弦波電流とする。

第１１４図（ｂ）は入力周波数が６ＧＨｚの場合のシミ
ュレーション結果を示す。図中■□、■２＋”　３７■
４はそれぞれＨＵＦＦＬＥ２０１，２０２゜２０３．２
０４の出力電流である。正常な動作が行われていること
がわかる。

以上、Ｏ８回路及びＨＵＦＦＬＥを２個または３個組合
せた分周器の構造と動作を説明した。これらはいずれも
、半周期ずれたタロツク信号で動作する２つのフリップ
フロップを組合せるという方式をとるものである。分周
器にはこの他に、フリップフロップのスイッチング時間
以内の短いパルスでタイミングをとる方式のものもある
。この方式では、入力に同期させて短い幅のタイミング
パルスを発生させる必要があるため、あまり高い周波数
の入力には追随できない。しかし、パルス発生回路を別
にして基本的には２個のフリップフロップで１／４分周
ができるので、機能的に長所がありうる。以下に示す実
施例もやはり前出文献第１５図はパルス発生回路と２個
のＣ８回路とを組合せて形成した１７４分周器の構成と
動作を示す。第１５図（ａ）は回路構成図である。同図
において、２３１，２３２，２３３，２３４は第８図（
ｂ）に示した素子で、Ｃ８回路２３９と２４０を構成し
ている。２３５，２３６はゲート電流１、を供給する電
流源、２３７，２３８はバイアス電流■５□１Ｉｂ２を
与える配線、２４１゜２４２は第１５図（ｂ）に構造を
示した２接合磁気量子干渉計である。この２４１と２４
２は４００ｐＨのインダクタンスＬで結ばれて閉路を形
成している。ＪＰは臨界電流が０．２ｒｎＡ、接合容量
が０．８ｐＨのジョセフソン接合、Ｒは１Ωの抵抗であ
る。２４６は入力電流ＩＮが流れる配線、２４４．２４
５はバイアス電流ＩＩ、□ＴＩｂ４を与える配線であり
、２４１〜２４６及びり、ＪＰ。

Ｒは全体でパルス発生回路２５０を形成している。

このパルス発生回路は米国特許明細書筒４．１４４，４
６５号（１９７９年）により開示さ２５７は素子２３１
〜２３４のしきい値曲線、第１５図（ｄ）の曲線２５８
は素子２４１，２４２のしきい値曲線を示し、また第１
５図（ｃ）、　（ｄ）によってバイアス条件を示してい
る。パルス発生回路２５０の発生するパルスの振幅をＩ
、（２−０，２ｍＡ）とする。第１５図（ｃ）において
でなくてはならない。Ｉ　ｇ＝０．３ｍＡとするとｔ、
、＞０．９ｍＡなので、Ｉ　ｉ、　、＝０．８ｍＡ。

ｒｋ、□＝０．５ｍＡとする。一方、第１５図（ｄ）に
おいて でなくてはならない。Ｉ　ｃｘ　＝　０　、６　ｍ　Ａ
とするとＩ　ＴＮｃ＝１−０　、９　ｍ　Ａなので−Ｉ
ｂ　ｍ　＝　０．７５　ｍＡ。

Ｉ　ｂａ＝１．０５ｍＡとする。

第１５図（ａ）の回路の分周動作を第１５図（ｆ）によ
り説明する。それに先立ち各素子と出力電流の名称を第
１５図（ｅ）のように定める。素子Ｑ　Ｉ　Ａには−１
２とＩ、、１と＋（電流パルス）が入力される。同様に
Ｑ　１　ＩＩには十Ｔ２と工、□と＋（電流パルス）が
−Ｑ２Ａには＋Ｉ、と１．□と＋（電流パルス）が、Ｑ
２Ｂには−１１と丁、□と＋（電流パルス）が入力され
る。電流パルスが到来するごとに、各素子の入力は第１
５図（［）の矢印に示すように変化する。まず初期状態
として電流パルスを加えずにゲート電流Ｉｃｃが零から
ゆるやかに定常値まで上げら九たとする。配線の有する
インダクタンスのため■、はほとんどＱ工。及びＱ２Ｂ
に流れＩ　、ｙｉ　２となる。一方、パルス発生回路も
同様にゲート電流■。をゆるやかに雰から定常値に上げ
ていく。次に入力ＩＮに高さがＩｂ４　１−ｂ３のパル
ス状入力を加えると、パルス発生回路２５０はジョセフ
ソン接合Ｊ　Ｉ）、抵抗Ｒを介してＣ８回路２３９，２
４０に非常に短い幅の電流パルスを供給する。この時、
各素子の電流パルス以外の入力は２６１榴のようになっ
てよ？す、電流パルスの到来によりＱ２ｕのみがスイノ
チして、状態は２６２欄のように変る。同様に続けてＩ
Ｎ人力を注入すると順次、Ｑ　１　Ｄ　Ｉ　Ｑ　２　ｋ
　ＩＱｓＡがスイッチして元の状態に戻る。実際にはＩ
ｂ３）＋　ピーク・ツウ・ピークの振幅がＣ１ｂ４　Ｉ
ｂ３）の正弦波電流を加えてやればよい。するとその４
周期に対して出力１１または■２は１周期の変化を示す
。即ち、１７４分周動作が成立している。入力ＩＮとし
てオフセットが０．１５ｒｎΔ、ピーク・ツウ・ピーク
の振幅が０．３ｍＡ、周波数が２．５ＧＨｚの正弦波電
流を加えた場合のシミュレーション結果を第１６図に示
す。図中１（Ｖｌｌ）はパルス発生回路２５０内のイン
ダクタンスＬを流れる電流、Ｉ（Ｖ１２）はジョセフソ
ン接合ＪＰ及び抵抗Ｒを介してＯ８回路２３９，２４０
に供給される電流パルス、Ｉ（Ｖ２＋）はＩ　、−Ｉ　
１．　Ｉ（Ｖ２２）は１１１１（ＶＢ２）はＩｇ　　ｒ
　２．Ｉ（Ｖ３２）は■２をそれぞれ表す。

さて、Ｃ８回路の代りに）ｌ　Ｕ　Ｆ　Ｆ　Ｌ　Ｅを用
いても同様の１／４分周回路が構成できる。これを第１
７図により説明する。第１７図（ａ）は回路構成図を示
す。図中２７１〜２７４は第１２図（ｂ）に示した素子
で、トＩＵＦＦＬＥ２８１及び２８２を構成している。

２７５〜２７８はゲート電極１゜を供給する電流源、２
７９と２８０はバイアス電流Ｉｂ１．＋Ｉｂ□を与える
配線、２５０は第１５図（ａ）に示したパルス発生回路
である。第１７図（ｂ）は素子２７１〜２７４のしきい
値開線（２８３）とバイアス条件を示すものででなくて
はならない。Ｉ　ｇ　＝　０　、３　ｍ　Ａに対してｒ
　ｂ　１＝　Ｉ　ｂ　ｚ　＝　０’　、　５　ｍ　Ａと
すればよい。第１７図（ａ）回路の分周動作を第１７図
（ｄ）により。

各素子と出力電流の名称を第１７図（Ｃ）のように定め
て、説明する。素子Ｑ　ｘ　Ａ＋　ｒＱ　１ｕ　ＩＱ　
２　ＡＱ２．３にはそれぞれ、パルス発生回路２５０の
発生する電流パルスの他に、　Ｉ　２＋Ｉ　ｋ３１．−
Ｉ　２＋Ｉｂ□、−丁、＋Ｉｋ、１，１１＋Ｉ、□が入
力される。電流パルスが到来するごとに、各素子の人力
は第１７図（ｄ）の矢印のように変化する。まず初期状
態として電流パルスを加えずにゲート電流Ｉｆｆが零か
らゆるやかに定常値まで上げられたとする。ここで１５
□を一時的に■。以上にし、Ｑ、Ａ、Ｑ２Ａ３スイッチ
させる。この時各素子の人力は２９１欄のようになって
おり電流パルスの到来により０２　Ｂのみがスイッチし
て状態は２９２欄のようになる。同様に続けて電流パル
スが到来するごとにＱ１ａ＋Ｑ２ＡｒＱ□、がスイッチ
して、元の状態に戻る。即ち、入力ＩＮの４周期に対し
て出力Ｉ□＋Ｉｚは１周期の変化を示す。

即ち、１／４周期動作が成立している。入力ＩＮとして
オフセットなし、ピーク・ツウ・ピークの振幅が０　、
３　ｍ　Ａ　、周波数が２−５　Ｇ　Ｈｚの正弦波電流
を加えた場合のシミュレーション結果を第１８図に示す
。図中の曲線Ｉ（Ｖｌｌ）はパルス発生回路２５０内の
インダクタンスＬを流りる電流、Ｉ（Ｖ１２）はジョセ
フソン接合ＪＰ、抵抗Ｒを介してＨＵＦＦＬＥ２８１，
２８２に供給される電流パ／Ｌ／ス、Ｉ（Ｖ２１）は出
力Ｉ□、ｆ（Ｖ３］）は出力■２を表す。

〔発明の効果〕

以上説明したように、本発明によれば、ジョセフソン論
理回路からなり周波数１６　Ｇ　Ｈｚで動作する分周器
を提供することができ、その場合の１ビツトあたりの消
費電力は給電用抵抗網での電力消費を含めて１０〜１５
μＷ程度であり、また動作に必要な入力電流もピーク値
で０．１〜０．３ｍＡと非常に小さく、従来の半導体素
子からなる分周器を上回る高速化、低消費電力化、高感
度（ヒを実現することができる。

【図面の簡単な説明】

第１図は従来の交流駆動型ジョセフソン回路に用いる電
源電流波形を示す図、第２図はジョセフソン素子のしき
い値開線図、第３図はＣ３回路の構成図、第４図はＯ８
回路の動作説明図、第５図はＨＵＦＦＬＥ論理ゲートの
構成図、第６図はＨＵ　Ｆ　Ｆ　Ｌ　Ｅ論理ゲートの動
作説明図、第７ｉ７Ｉは従来の半導体技術で構成される
分周器の一例を示す図、第８図〜第１８図は本発明実施
例の説明図で第８図はＯ８回路を用いた分周器とその動
作説明図、第９図はＯ８回路の特性図、第１０図は改良
を加えたＣ８回路による分周器とその動作説明図、第１
１図は２ビツトのＯ８分周器の″結線と動作説明図、第
１２図はＨＵ　Ｆ　Ｆ　Ｌ　Ｅを用いた分周器とその動
作説明図、第１３図はＨＵ　Ｆ　Ｆ　Ｌ　Ｅの特性図、
第１４図は２ビツトのＨＵＦＦＬＥ分周器の結線と動作
説明図、第１５図はＣＳ回路を用いた１／４分周器とそ
の動作説明口、第１６図はその動作例を示す図、第１７
図はＨＵ　Ｆ　Ｆ　Ｌ　Ｅを用いた１／４分周器とその
動作説明図、第１８図はその動作例を示す図である。 ７１．７２，７３，７４，１１１，１１２゜１１３．１
１４，１５１，１５２，１５３゜１５４・・・２接合磁
気量子干渉計よりなるジョセフソン素子 ７５．７６．１１５．］　１６，１５４０゜１５５０．
１５ＣｉＯ，ｔ５７０．［５８０゜１５９０＋　　１５
５＋　　１５６，１５７，１５８＋２１２〜２２３・・
・ゲート電流を与える電流源７７．１１７，１４７，１
５９，２０７　　人力線７８．７９，１４８０，１４９
０，１５００゜１．５１０，１５２０，１５３０，１６
０，１６１゜２０８〜２４１・・・バイアス電流線 １４１〜１４６，２３９，２４０・−ＣＳフリップフロ
ップ ２０　１〜２０６．　　２８１．　　２８２　　・・・
　）Ｉ　　Ｕ　　Ｆ　　Ｆ　　Ｌ　　Ｅフリップフロッ
プ ２５０・・・電流パルス発生回路 稿　、８−　団 （６Ｌ） （Ｃ） 第　２　図 （ｃｌ） 第　ｑ　図 （久９゜ Ｒ・・）ル Ｃ＝１６ＰＦ （わ ル立イ〉グ°２夕と人 垢　／θ図 （６Ｌ） （ん） ｑ 躬　７７図 （Ａ） 碕聞（ＦＳＥ ＋Ｉ３ Δ　Ｉ２ ｏ　　Ｉ。 第　７２２ （ｄ） （Ｃ） 第　７２図 （Ｊ） （ｅつ 葛　７３図 Ｌ　（Ｐ／ｉＪ 貞、司′イシタクタンス 第汁図 （ａ） （Ｃつ　　　　　　　　　　　　　　　（σ（１）第　
／左図 Ｃｅ） 第７２図 綺ｒ−ｆ仇ｓＪ 令（ｌ　Ｖ？２） Φ（ｌ　　Ｖｍ め　７７図 （／：２） ＣＩ）ン ｑ ｌｙｘ 第　７７０ （Ｃ） 第１．？図 綺閉（４Ｌｓｌ Ｗｌ（Ｖうｌ〕 ＋　　１（Ｖ２１） ム　Ｈ（Ｖ／２） ０１（Ｖｌυ

Claims (6)

【特許請求の範囲】
1. （１）１個または２個のジョセフソン接合で形成される
   ジョセフソン素子の２個と負荷インダクタンス及び負荷
   抵抗を組合せてなる直流駆動型ジョセフソン・フリップ
   フロップ回路の少なくとも２つを縦続接続して入力信号
   の周波数を分周した周波数をもつ出力信号を得る分周器
   としたことを特徴とする直流駆動型ジョセフソン分周器
   。
2. （２）前記直流駆動型ジョセフソン・フリップフロップ
   回路は、カレント・ステアリング（Ｃｕｒｒｅｎｔ　Ｓ
   ｔｅｅｒｉｎｇ）回路を用いるか、またはハイブリッド
   ・アンラッチング（ＨｙｂｒｉｄＵｎｌａｔｃｈｉｎｇ
   ）フリップフロップ論理素子を用いた直流駆動型ジョセ
   フソン・フリップフロップ回路であることを特徴とする
   特許請求の範囲第１項記載の直流駆動型ジョセフソン分
   周器。
3. （３）前記直流駆動型ジョセフソン・フリップフロップ
   回路の３つを縦続接続し、その第１と第２のフリップフ
   ロップ回路で１ビット分の分周回路を構成し、第３のフ
   リップフロップ回路を次ビット駆動用の直流駆動バッフ
   ァ・ゲートとして用いることを特徴とする特許請求の範
   囲第１項記載の直流駆動型ジョセフソン分周器。
4. （４）前記直流駆動型ジョセフソン・フリップフロップ
   回路の多数個を縦続接続してそれぞれ３個ずつを１組と
   し、各組内の第１と第２のフリップフロップ回路で１ビ
   ット分の分周回路を構成し、第３のフリップフロップ回
   路を次ビット駆動用の直流駆動バッファ・ゲートとして
   用い、さらに、先頭ビットにおけるフリップフロップ回
   路の相対配置と、次ビット以下におけるフリップフロッ
   プ回路の相対配置とを変えることにより先頭ビットを構
   成する各フリップフロップ回路の負荷インダクタンスを
   軽減させたことを特徴とする特許請求の範囲第１項記載
   の直流駆動型ジョセフソン分周器。
5. （５）前記直流駆動型ジョセフソン・フリップフロップ
   回路の２つで構成される分周器の入力信号に直流駆動型
   ジョセフソン・パルス発生回路からのパルス信号を用い
   ることを特徴とする特許請求の範囲第１項記載の直流駆
   動型ジョセフソン分周器。
6. （６）前記直流駆動型ジョセフソン・フリップフロップ
   回路としてカレント・ステアリング回路かまたはハイブ
   リッド・アンラッチング・フリップフロップ論理素子を
   用いたことを特徴とする特許請求の範囲第５項記載の直
   流駆動型ジョセフソン分周器。