JPS619774A - 画像領域設定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、テレビカメラ等の読取υ装置で得られた画像
信号に所定の処理を行い、この処理信号を入力信号とし
てその読取画像中に領域の設定を行う画像領域設定装置
に関するものである。

〔従来技術〕

従来、この種の装置では、特定のｎｘｍ画素の長方形領
域をブロックとし、そのブロック中の信号の平均を求め
る方法やブロック中の入力信号を比較してオンとなる回
数を計数するなどの方法により、エツジ領域などの％娘
領域の判定や設定を行っていた。

しかし、このようなブロック処理の方法では、ブロック
全体の処理が終了するまで領域の判定や設定ができない
ので、通常のシーケンシャルな処理ができないという欠
点があった。

〔目　的〕

そこで、本発明の目的は、上述の欠点を除去し、シーケ
ンシャルに処理により２次元の領域設定を実現可能とし
た画像領域設定装置を提供することにある。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

本発明は、たとえば画像中のエツジ部分のみを領域化す
る際の処理に適用され、第１図は本発明が適用されるエ
ツジ領域検出装置の一例を示す。

ここで、１１は図示していないテレビカメラやスキャナ
等の画像読取り装置で読取られて量子化された出力信号
を画像データとして格納する画像データメモリである。

１２は画像データと特定のマスク（係数行列）との積和
演算を行うマスク処理回路、１３はそのマスクの内容を
あらかじめ格納したリードオンリメモリ（ＲＯＭ　）で
ある。１４は本発明にかかる画像領域設定装置である。

テレビカメラ等の画像読取シ装置で読取られて得られた
画像信号は、量子化されたのち画像データとして画像デ
ータメモリ１１に格納される。マスク処理回路１２では
、画像データメモリ１１からの一億データを順次参照し
てＲＯＭ　１３に格納されたマスクとの積和演算を行い
、その処理結果としてエツジ信号を出力する。

ここで、画像データをＩ　Ｍ　（１＋　ｊ）　、マスク
なＭ（ｉ、ｊ）とすると、マスク処理回路１２での積和
演算は次式（１）で示される。ただし、中心の座標は（
０，０）である。

・・・（１） 座標（ｉ、ｊ）におけるエツジ信号はＥＤＧ（ｉ。

ｊ）の絶対値により求まり、この絶対値が上述のように
エツジ信号として出力される。ここでａはマスクの大き
さが（２ａ＋１　）ｘ’（２ａ＋１　）となる値である
。

第２図（Ａ）は、画像中のエツジ部の読取り信号の一例
を示し、第２図（Ｂｌは同図（Ａ）の読取多信号に対し
てマスク処理回路１２で信号処理されて出力されるエツ
ジ信号Ｓ１の一例を示す。第２図（Ｂ）かられかるよう
に、エツジ信号Ｓ１は画像中のエツジ部分全体で大きな
値を有することはなく、エツジ部分の最初と最稜の領域
で大きな値を有する。

本発明にかかる画像領域設定装置１４では、マスク処理
回路１２から供給されたエツジ信号Ｓ１をあらかじめ定
めた値によりしきい値処理して第３１Ｗ（Ａ）に示すよ
うなエツジ判定信号Ｓ２が得られ、ツジ領域が設定され
、そのエツジ領域の処理期間において例えば第３図（Ｊ
３）に示すようなエツジ領域信号Ｓ３を発生させる。

第２図および第３図では１次元信号として表わされてい
るが、エツジ領域信号Ｓ３は２次元方向にｎｘｎ画素分
のエツジ領域に対応して発生するものでアシ、その詳細
は後述する。

第４図は第１図で示した画像領域設定装置１４の構成の
一例を示す。

図において、４１は入力信号であるエツジ信号Ｓ１とあ
らかじめ定めたしきい値Ｔｈとを比較するコンパレータ
、４２はエツジ領域ｎｘｎ画素を・設定する旨のエツジ
判定信号Ｓ２がコンパレータ４１から得られたときに、
主走査方向のｎ画素に対応する設定値”ｎ−１”が設定
されるカウンタである。４３はコンパレータ４１からの
エツジ判定信号Ｓ２を直接入力するとともにインバータ
４４Ａおよびアンドゲート４４Ｂを介して入力し、さら
にフラグカウンタ４２の出力信号を入力する３人力のオ
アゲートである。

４５はエツジ領域ｎｘｎ画素を設定する旨のエツジ判定
信号Ｓ２が得られたときに、副走査方向のｎ画素に対応
する設定値゛ｎ−１”が格納され、１ライン分の容量を
有する書換え可能がランダムアクセスメモリ（以下、　
ＲＡＭと称する）である。

４６はクロック毎に”１”だけ増加してＲＡＭ　４５の
書き込みアドレスを与えるアドレスカウンタである。４
７はＲＡＭ　４５からの出力が”０″であるか否かを判
定するコンパレータ、４８はＲＡＭ　４５からの出力を
“１″減算する加算器、４９はアンドゲート４４Ｂから
の出力信号により切換えられるスイッチである。

次に、第４図で示した装置の全体の制御処理の一例を第
５図のフローチャートを参照して説明する。

々お、以下の処理を行うにあたり、その初期設定時には
フラグカウンタ４２およびＲＡＭ　４５には特定の値、
例えば０”を格納しておくものとする。その後は、読取
り装置の各走査の終了時にはフラグカウンタ４２には特
定の値、例えば”θ″を設定するものとする。さらに、
読取υ信号を信号処理したエツジ信号Ｓ１をシーケンシ
ャルに供給し、クロックのタイミングに合わせて各部の
動作が実行されるものとする。

まず、入力エツジ信号Ｓ１はコンパレータ４１によりあ
らかじめ設定したしきい値Ｔｈと比較され、エツジ信号
Ｓ１がしきい値Ｔｈより大きいときにはエツジ判定信号
Ｓ２が例えば”１″となる（ステップＳＴ　１　）。こ
の場合にはオアゲート４３からの出力が”１”となυ、
この出力がＲＡＭ　４５の書込み信号Ｗｒｉｔｅとして
供給されるので、ＲＡＭ４５への書き込みが可能となる
。

こと−で、上述のようにエツジ領域を示す旨のエツジ判
定信号Ｓ２の検出があったときには、あらかじめ設定し
てある値ｎに従い、主走査方向および副走査方向にｎｘ
ｎ画素のエツジ領域が設定されるものとし、後述のよう
にそれに応じた値がＲＡＭ　４５およびフラグカウンタ
４２にそれぞれ設定される。

ＲＡＭ　４５への書込み内容は副走査方向に設定される
ｎ画素に対応してあらかじめ設定された設定値”ｎ　−
ｉ　”あるいは加算器４８の出力とがスイッチ４９によ
υ選択される。スイッチ４９は通常第４図に示すように
設定値側となっており、コンパレータ４７の出力とエツ
ジ判定信号Ｓ２をインバータ４４Ａで反転した反転出力
とをアンドゲート４４Ｂに供給し、その出力信号を書換
え信号Ｓ４として使用し、この書換え信号＄４の入力が
あったときにスイッチ４９は加算器４８側に切換わる。

この場合には、スイッチ４９は書換え信号Ｓ４による切
換えはないので、設定値”　ｎ　−１”がスイッチ４９
を介してＲＡＭ　４５に書込まれる（ステップミＴ２）
　　なお、設定値″ｎ−１”が記憶されるＲＡＭ　４５
のアドレスは、アドレスカウンタにより与えられる。

次に、ＲＡＭ４５への書込み後のクロックによりフラグ
カウンタ４２には、主走査方向に設定されるｎ画素に対
応してあらかじめ設定された設定値”ｎ−１″が設定さ
れる（ステップＳ’ｌ’３　）。

エツジ領域である旨を示すエツジ領域信号Ｓ３は、ＲＡ
Ｍ　４５への書込み信号Ｗｒｉｔｅと同じものがオアゲ
ート４３から取り出されるので、エツジ領域である旨が
判定されたときには、その後ｎ−１カウント迄エツジ領
域信号Ｓ３は”１′となる（ステップＳＴ　４　）。次
いでステップＳＴ５において、画像サイズを繰シ返すか
否かが判定され、ステップＳＴ１に戻る。

以上のステップＳＴＩ〜ＳＴ４の各制御処理により、主
走査方向および副走査方向にｎｘｎ画素のエツジ領域が
設定されることになる。

次に、ステップＳＴＩにおいてエツジ判定信号Ｓ２がＯ
”のときにはステップＳＴ６に進み、フラグカウンタ４
２の内容が”０″か否か判定される。

フラグカウンタ４２の内容が０”で々いとき、す力わち
、ステップＳＴ３により設定された主走査方向のｎ画素
分の読取りが終了してい彦いときには、オアゲート４３
の出力は”１″となる。この出力によりＲＡＭ　４５は
書込み可能となり、アドレスカウンタ４６の指定するア
ドレスに設定値″ｎ−１″がスイッチ４９を介してＲＡ
Ｍ　４５に格納される（ステップ５Ｔ７）。

ＲＡＭ　４５への書込み後のクロックによりフラグカウ
ンタは、その内容が１″だけ減算される（ステップ５Ｔ
８）。また、オアゲート４３の出力氷”１″がエツジ領
域信号Ｓ３として取出される（ステップＳＴ４　）。

他方、ステップＳＴ６においてフラグカウンタ４２の内
容がパ０″、すなわち設定したｎＸｎ画素のうちの主走
査方向のｎ画素分の読取りが終了したときには、オアゲ
ート４３を介して供給されるフラグカウンタ４２の出力
は０″となシ、この出力“０”がＲＡＭ　４５の読出し
信号Ｒｅａ（ｉとしそ供給される。従って、ＲＡＭ　４
５は読出し゛可能とカシ、ＲＡＭの内容゛ｎ−１″が一
走査分の読取シが終了した旨の状態信号Ｓ５としてコン
パレータ４７および加算器４８にそれぞれ読出される。

コンパレータ４７では、状態信号Ｓ５が′０″であるか
否かが比較され（ステップＳＴ９　）、　”ＯＮでなけ
れば、すなわち副走査方向のｎ画素分に相当するｎ走査
分の読取りが終了していなければ、コンパレータ４７か
らは１″が出力される。この出力”１″は、アントゲ−
）　４４Ｂから書換え信号Ｓ４として取シ出され、オア
ゲート４３を介してＲＡＭ　４５に供給されるのでＲＡ
Ｍ　４５の書込みが可能となる。この際、書換え信号Ｓ
４によりスイッチ４９が切換えられるので、　ＲＡＭ　
４５には加算器４８の出力が書込まれる。加算器４８の
出力は、ＲＡＭ　４５から読出された内容に”−１″を
加算したものであるので、実際にはＲＡＭ　４５の同じ
アドレスのデータを１″だけ減算することになる（ステ
ップ５ＴＩＯ）０ また、このときのエツジ領域信号Ｓ３は、ＲＡＭ４５へ
の書込み時の信号を用い、エツジ領域信号Ｓ３は″】″
となる（ステップＳＴ４　）。

他方、ステップＳＴＩにおいてエツジ判定信号Ｓ２が０
″、ステップＳＴ６においてフラグカウンタ４２の内容
がＯ″、およびステップＳＴ７においてＲＡＭ　４５の
内容が０”であり副走査方向のｎ画素に対応するｎ走査
分の読取りが終了しているときには、　ＲＡＭ　４５に
対する書込信号Ｗｒｉｔｅが供給されずにＲＡＭ　４５
への書込みは行われない。従って、このときにはエツジ
領域信号Ｓ３は０″となり（ステップＳｌｌ　）％　エ
ツジ領域でないと判定される。

このように、エツジ領域の゛最初の画素の抽出に伴い主
走査方向および副走査方向に設定されだｎＸｎ画素のエ
ツジ領域にかかる信号処理の一連の制御が終了する。

以上の実施例では、エツジ領域の特徴抽出のためにエツ
ジ信号Ｓ１をコンパレータ４１により２値化するように
構成した。しかしながら、白地に黒地の画像があるとき
に窓状の枠を設定するというように、いわゆるウィンド
ウ設定のような単純な画像領域設定装置として用いる場
合には、コンパレータ４１を用いずにエツジ信号Ｓ１を
そのままエツジ判定信号Ｓ２に相当する信号として使用
し、領域サイズｍを任意に設定可能とすることにより、
任意の位置に任意の大きさの正方形のウィンドウを設定
することが可能となる。

また、設定される領域の主走査方向と副走査方向の画素
数を同一とするととはなく、例えば長方形領域の如くの
設定を行なってもよい。

〔効　果〕

以上説明したように、本発明によれば、エツジ　・領域
等の特定画像領域の最初の画素を抽出したときに、主走
査方向および主走査方向にあらかじめ定め九ｍ画素の領
域を設定してその旨の信号を取り出すようにしたので、
２次元の領域設定が１ライン分のメモリで足りるととも
に、領域設定の際の複数画素を処理する時間的な遅れを
克服でき。

しかも従来のように、複数ラインまたは複数画素の処理
後でないと結果が得られなかった２次元のブロック処理
とほぼ同様の処理結果が得られる。

【図面の簡単な説明】

第１図は本発明画像領域設定装置が適用されるエツジ領
域検出装置の構成の一例を示すブロック図、 第２図（Ａ）　（Ｂ）はそれぞれ画像中のエツジの読取
υ信号およびその読取シ信号を処理したエツジ信号の一
例を示す信号波形図、 第３回軸）（Ｂ）はそれぞれ第４図に示す本発明装置の
各部の信号の一例を示す信号波形図１第４図は本発明面
＠領域設定装置の一例を示すブロック図、 第５図は第４図で示した本発明装置の制御処理の一例を
示すフローチャートである０ １１・・・画像データメモリ、 １２・・・マスク処理回路、 １３・・・リードオンリメモリ（ＲＯＭ　）、１４・・
・画像領域設定装置、 ４１．４７・・コンパレータ、 ４２・・・フラグカウンタ、 ４３・・・オアゲート、 ４４Ａ・・・インバータ、 ４４Ｂ・・・アンドゲート、 ４５・・・ランダムアクセスメモリ（ＲＡＭ　）、４６
・・・アドレスカラ／り、 ４８・・・加算器、 ４９・・・スイッチ。 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １）画素を読取る読取り手段と、 該読取り手段で読取つた画素を用いて特定 領域の最初の画素を検出する処理を行い、当該処理によ
   り最初の画素が検出されたときに特定信号を発生させる
   信号処理手段と、 該信号処理手段から得られる特定信号を検 出する検出手段と、 前記特定信号が検出されたときに、あらか じめ設定してある値に従い、主走査方向および副走査方
   向にｍ画素の領域を設定する領域設定手段とを具備した
   ことを特徴とする画像領域設定装置。 ２）特許請求の範囲第１項記載の画像領域設定装置にお
   いて、前記領域設定手段は、前記主走査方向に設定した
   画素に対応する値を設定できるカウンタと、前記副走査
   方向に設定した画素に対応する値を設定できるメモリと
   を有し、前記主走査方向に設定した画素の読取りが終る
   ま で前記カウンタからその旨の信号が取り出されるととも
   に、前記副走査方向に設定した 画素に対応する走査分の読取りが終るまで 前記メモリからその旨の信号が取り出されるように制御
   するようにしたことを特徴とする画像領域設定装置。