JPH0351026B2 - - Google Patents
Info
- Publication number
- JPH0351026B2 JPH0351026B2 JP59190568A JP19056884A JPH0351026B2 JP H0351026 B2 JPH0351026 B2 JP H0351026B2 JP 59190568 A JP59190568 A JP 59190568A JP 19056884 A JP19056884 A JP 19056884A JP H0351026 B2 JPH0351026 B2 JP H0351026B2
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- signal
- pixel
- image
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、撮像画面を水平、垂直走査して得
られる撮像信号を２値化し、画素化して所定の処
理を行なう画像処理装置、特にノイズ等の孤立し
た画素（孤立点ともいう。）を除去する機能を備
えた画像処理装置に関する。
られる撮像信号を２値化し、画素化して所定の処
理を行なう画像処理装置、特にノイズ等の孤立し
た画素（孤立点ともいう。）を除去する機能を備
えた画像処理装置に関する。
従来、かかる装置においてノイズ等の孤立点を
除去する方法としては、撮像画像に対して例えば
３×３画素の画像観測領域、すなわちウインドウ
を設定し、その周辺画素が白（例えば、論理
“０”）か黒（例えば、論理“１”）かに応じてそ
の真中にある１つの画素（着目画素）を周辺画素
に一致させるタイプのものが一般的に良く知られ
ている。しかしながら、このような方法では１回
の画面走査で１つの画素しか除去することができ
ない。これは、１つの着目画素に対して周辺画素
の状態が一致するのは原則的には１回だけであつ
て、着目画素が変われば周辺画素の状態も変わる
のが普通だからである。例えば、第３図の如き撮
像画面Ａに対してウインドウＷ１を考え、このウ
インドウＷ１について着目画素をP22とするとき、
その周辺画素P11〜P13，P21，P23，P31〜P33が
“０”または“１”に一致したとしても、着目画
素をP22からP12，P21，P23またはP32の如く変え
れば、その周辺画素が全て“０”または“１”で
ある保障はないことから明らかである。このた
め、２画素以上の孤立点を除去しようとするとき
は、例えば１つの撮像画面全体を所定のメモリに
取込み、これをマイクロコンピユータの如き処理
装置によるソフトウエア処理によつて、孤立点を
除去するようにしている。
除去する方法としては、撮像画像に対して例えば
３×３画素の画像観測領域、すなわちウインドウ
を設定し、その周辺画素が白（例えば、論理
“０”）か黒（例えば、論理“１”）かに応じてそ
の真中にある１つの画素（着目画素）を周辺画素
に一致させるタイプのものが一般的に良く知られ
ている。しかしながら、このような方法では１回
の画面走査で１つの画素しか除去することができ
ない。これは、１つの着目画素に対して周辺画素
の状態が一致するのは原則的には１回だけであつ
て、着目画素が変われば周辺画素の状態も変わる
のが普通だからである。例えば、第３図の如き撮
像画面Ａに対してウインドウＷ１を考え、このウ
インドウＷ１について着目画素をP22とするとき、
その周辺画素P11〜P13，P21，P23，P31〜P33が
“０”または“１”に一致したとしても、着目画
素をP22からP12，P21，P23またはP32の如く変え
れば、その周辺画素が全て“０”または“１”で
ある保障はないことから明らかである。このた
め、２画素以上の孤立点を除去しようとするとき
は、例えば１つの撮像画面全体を所定のメモリに
取込み、これをマイクロコンピユータの如き処理
装置によるソフトウエア処理によつて、孤立点を
除去するようにしている。
上述の如き孤立点除去方式では、ソフトウエア
処理に頼つているため時間が掛かり、高速な画像
処理が出来ないという問題点がある。
処理に頼つているため時間が掛かり、高速な画像
処理が出来ないという問題点がある。
この発明は、１つの撮像画面に対して（ｍ＋
２）×（ｎ＋２）画素のウインドウを設定し、この
ウインドウの周辺画素の全てが“１”または
“０”であるという条件一致信号が得られたとき
はこの一致信号を遅延、記憶しておくことによ
り、ｍ×ｎ画素の少なくとも１つを周辺画素の状
態に一致させて２画素以上の孤立点をリアルタイ
ムで除去するようにしたものである。
２）×（ｎ＋２）画素のウインドウを設定し、この
ウインドウの周辺画素の全てが“１”または
“０”であるという条件一致信号が得られたとき
はこの一致信号を遅延、記憶しておくことによ
り、ｍ×ｎ画素の少なくとも１つを周辺画素の状
態に一致させて２画素以上の孤立点をリアルタイ
ムで除去するようにしたものである。
第１図はこの発明の実施例を示す回路図、第２
図はその動作を説明するためのタイミングチヤー
トである。第１図において、１はウインドウ、２
はナンドゲート、３は１画素幅の遅延回路、４，
６はオアゲート、５は１ライン幅の遅延回路、７
はインバータゲート、８はアンドゲートである。
図はその動作を説明するためのタイミングチヤー
トである。第１図において、１はウインドウ、２
はナンドゲート、３は１画素幅の遅延回路、４，
６はオアゲート、５は１ライン幅の遅延回路、７
はインバータゲート、８はアンドゲートである。
いま、４×４画素のウインドウ１について、最
大２×２画素の除去を行なう場合を考える。ナン
ドゲート２には、ウインドウ１の各周辺画素P11
〜P14，P21，P24，P31，P34，P41〜P44の状態が
入力され、その全てが一致したとき第２図イの如
き条件一致信号Ｓ２を出力する。なお、こゝでは
周辺画素を論理“０”として考える。この条件一
致信号Ｓ２は遅延回路３にて１画素に相当する時
間だけ遅延されて、条件一致信Ｓ２とともにオア
ゲート４に導かれる。したがつて、オアゲート４
からは、第２図ロの如く２画素幅の信号Ｓ３が得
られることになる。この信号Ｓ３はオアゲート６
の片方の入力となる一方、１ライン遅延回路５の
入力となる。このため、１ライン遅延回路５から
は、第２図ハの如き信号Ｓ４が得られ、オアゲー
ト６の他方に入力される。これにより、オアゲー
ト６からは第２図ニの如き信号Ｓ５が得られる。
信号Ｓ５はインバータゲート７にて反転され、ア
ンドゲート８により着目画素P22，P23，P32，P33
との論理積がとられる。
大２×２画素の除去を行なう場合を考える。ナン
ドゲート２には、ウインドウ１の各周辺画素P11
〜P14，P21，P24，P31，P34，P41〜P44の状態が
入力され、その全てが一致したとき第２図イの如
き条件一致信号Ｓ２を出力する。なお、こゝでは
周辺画素を論理“０”として考える。この条件一
致信号Ｓ２は遅延回路３にて１画素に相当する時
間だけ遅延されて、条件一致信Ｓ２とともにオア
ゲート４に導かれる。したがつて、オアゲート４
からは、第２図ロの如く２画素幅の信号Ｓ３が得
られることになる。この信号Ｓ３はオアゲート６
の片方の入力となる一方、１ライン遅延回路５の
入力となる。このため、１ライン遅延回路５から
は、第２図ハの如き信号Ｓ４が得られ、オアゲー
ト６の他方に入力される。これにより、オアゲー
ト６からは第２図ニの如き信号Ｓ５が得られる。
信号Ｓ５はインバータゲート７にて反転され、ア
ンドゲート８により着目画素P22，P23，P32，P33
との論理積がとられる。
したがつて、例えば第３図の如く３画素が周辺
画素の“０”とは違つて“１”である孤立点Ｎ１
を考えると、この場合は周辺画素が全て“０”で
あることから条件一致信号Ｓ２は“１”、これを
１画素遅延させた信号Ｓ３およびこの信号Ｓ３を
１ライン遅延させた信号Ｓ４は“１”となるた
め、インバータゲート７の出力は“０”となり、
これによつて孤立点Ｎ１を含む４つの着目画素
（P22，P23，P32，P33）から導かれる信号Ｓ６は
その“１”，“０”に関係なくアンドゲート８によ
つて“０”にされる。つまり、条件一致信号Ｓ２
が得られ、かつ着目画素が周辺画素と異なるとき
は、その画素は周辺画素と同じ論理状態に一致さ
せられることになる。
画素の“０”とは違つて“１”である孤立点Ｎ１
を考えると、この場合は周辺画素が全て“０”で
あることから条件一致信号Ｓ２は“１”、これを
１画素遅延させた信号Ｓ３およびこの信号Ｓ３を
１ライン遅延させた信号Ｓ４は“１”となるた
め、インバータゲート７の出力は“０”となり、
これによつて孤立点Ｎ１を含む４つの着目画素
（P22，P23，P32，P33）から導かれる信号Ｓ６は
その“１”，“０”に関係なくアンドゲート８によ
つて“０”にされる。つまり、条件一致信号Ｓ２
が得られ、かつ着目画素が周辺画素と異なるとき
は、その画素は周辺画素と同じ論理状態に一致さ
せられることになる。
なお、上記では４×４画素のウインドウを設定
して、最大２×２画素の孤立点を除去する例につ
いて説明したが、この発明は、一般に（ｍ＋２）
×（ｎ＋２）画素からなるウインドウを用いてｍ
×ｎ画素からなる孤立点を除去する場合に適用し
得ることが明らかである。なお、この場合は遅延
回路３および５にて遅延すべき画素またはライン
数を、その数に合わせて選択しなければならない
ことは云う迄もない。
して、最大２×２画素の孤立点を除去する例につ
いて説明したが、この発明は、一般に（ｍ＋２）
×（ｎ＋２）画素からなるウインドウを用いてｍ
×ｎ画素からなる孤立点を除去する場合に適用し
得ることが明らかである。なお、この場合は遅延
回路３および５にて遅延すべき画素またはライン
数を、その数に合わせて選択しなければならない
ことは云う迄もない。
この発明によれば、孤立しているという信号、
すなわち条件一致信号を遅延、記憶（拡大）する
手段を設けるだけの簡単な構成により、１画素に
限らず複数の画素からなる孤立点をオンラインで
高速に除去することが可能となり、その結果、画
像の検査、認識等に対する信頼性が一段と向上す
る利点がもたらされるものである。
すなわち条件一致信号を遅延、記憶（拡大）する
手段を設けるだけの簡単な構成により、１画素に
限らず複数の画素からなる孤立点をオンラインで
高速に除去することが可能となり、その結果、画
像の検査、認識等に対する信頼性が一段と向上す
る利点がもたらされるものである。
第１図はこの発明の実施例を示す回路図、第２
図はその動作を説明するためのタイミング波形
図、第３図は孤立点除去方法を説明するための参
照図である。 符号説明、１……ウインドウ、２……ナンドゲ
ート、３，５……遅延回路、４，６……オアゲー
ト、７……インバータゲート、８……アンドゲー
ト。
図はその動作を説明するためのタイミング波形
図、第３図は孤立点除去方法を説明するための参
照図である。 符号説明、１……ウインドウ、２……ナンドゲ
ート、３，５……遅延回路、４，６……オアゲー
ト、７……インバータゲート、８……アンドゲー
ト。
Claims (1)
- １ 撮像画面を水平、垂直走査して得られる撮像
信号を２値化し画素化した後（ｍ＋２）×（ｎ＋
２）画素の画像観測領域（ウインドウ）を設定し
て所定の操作を行なう画像処理装置であつて、該
ウインドウから（ｍ＋２）×（ｎ＋２）画素のうち
その周辺の各画素の２値化状態を抽出しこれらが
全て一致しているときに条件一致信号を出力する
条件判定手段と、該条件一致信号を遅延して水
平、垂直方向にそれぞれ拡大する水平拡大手段お
よび垂直拡大手段と、該水平拡大手段または垂直
拡大手段を介して条件一致信号が出されていると
きはｍ×ｎ画素の少なくとも１つを周囲画素の２
値化状態に合致させる同化手段とを備えてなる画
像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190568A JPS6170672A (ja) | 1984-09-13 | 1984-09-13 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190568A JPS6170672A (ja) | 1984-09-13 | 1984-09-13 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170672A JPS6170672A (ja) | 1986-04-11 |
| JPH0351026B2 true JPH0351026B2 (ja) | 1991-08-05 |
Family
ID=16260225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59190568A Granted JPS6170672A (ja) | 1984-09-13 | 1984-09-13 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6170672A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4646355A (en) * | 1985-03-15 | 1987-02-24 | Tektronix, Inc. | Method and apparatus for input picture enhancement by removal of undersired dots and voids |
| JP3575551B2 (ja) * | 1993-05-31 | 2004-10-13 | 日本アビオニクス株式会社 | 残渣の検査方法 |
-
1984
- 1984-09-13 JP JP59190568A patent/JPS6170672A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6170672A (ja) | 1986-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04296163A (ja) | 画像情報の絵／文字自動分離装置及びその方式 | |
| JPH0351026B2 (ja) | ||
| JP2758180B2 (ja) | 縁取り信号処理回路 | |
| JPH04295980A (ja) | 画像読み取り装置 | |
| JPS6170673A (ja) | 画像処理装置 | |
| JPS5849908B2 (ja) | 画像信号の２値化方法 | |
| JP2785269B2 (ja) | ノイズ除去装置 | |
| KR960011228B1 (ko) | 영상 히스토그래머 | |
| JPH05225337A (ja) | 境界抽出方法および装置 | |
| JPH0425980A (ja) | ノイズ除去方法 | |
| JPH0521269B2 (ja) | ||
| JPH05135181A (ja) | 異常検出装置 | |
| JPS619774A (ja) | 画像領域設定装置 | |
| JPH07101449B2 (ja) | 画像処理による特異点検出方法 | |
| JPH0531195B2 (ja) | ||
| JPH10282218A (ja) | 目標画像捕捉装置 | |
| JPH02222076A (ja) | 輪郭線抽出装置 | |
| JPH02253382A (ja) | 画像処理装置 | |
| JPH11328424A (ja) | エッジ検出方法及びエッジ検出回路 | |
| JPH0419592B2 (ja) | ||
| JPH0370089A (ja) | 画像処理装置 | |
| JPS62150483A (ja) | 画像処理装置 | |
| JPH02217974A (ja) | 画像認識装置 | |
| JPH0251003A (ja) | 小孔位置検出装置 | |
| JPS6244892A (ja) | 画像処理装置 |