JPS6197825A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6197825A JPS6197825A JP59220019A JP22001984A JPS6197825A JP S6197825 A JPS6197825 A JP S6197825A JP 59220019 A JP59220019 A JP 59220019A JP 22001984 A JP22001984 A JP 22001984A JP S6197825 A JPS6197825 A JP S6197825A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- forming
- diffusion layer
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法、詳しくは、半導体集
積回路の製造工程において、金属をイオン注入した領域
に、ＣＶＤ法により選択的に金属膜を形成する方法であ
υ、微細化、高集積化を必要とする超ＬＳＩの配線での
コンタクトの形成方法に関するものである。
積回路の製造工程において、金属をイオン注入した領域
に、ＣＶＤ法により選択的に金属膜を形成する方法であ
υ、微細化、高集積化を必要とする超ＬＳＩの配線での
コンタクトの形成方法に関するものである。
従来例の構成とその問題点
半導体集積回路の製造工程において、シリコン基板上に
形成した拡散層と配線との接続穴であるコンタクトホー
ル部に、ＣＶＤ法によりタングステンＷ膜を選択的に形
成し、配線の平坦化を行う４ 従来の９１を第１図（ａ
）〜（Ｃ）に示し、以下説明を行う。
形成した拡散層と配線との接続穴であるコンタクトホー
ル部に、ＣＶＤ法によりタングステンＷ膜を選択的に形
成し、配線の平坦化を行う４ 従来の９１を第１図（ａ
）〜（Ｃ）に示し、以下説明を行う。
まず、第１図（ａ）に示すように、シリコン基板１に拡
散層２を形成した後、シリコン基板１上にＣＶＤ法によ
り層間絶縁膜３を形成する。つぎに感光性膜４のパター
ンを用い、層間絶縁膜３にコンタクトホール５を、ドラ
イエツチング法により形成し、その後感光性膜４を除去
する。つぎに、ソースガスとしてフッ化タングステン（
ＷＦ６ ） を水素（Ｈ２）Ｉい、ＣＶＤ法に、］：！
］、第１図（ｂ）Ｋ示すようにコンタクトホール６にＷ
膜６を選択的に形成する。続いて、Ｗ膜６の形成は、第
１図（Ｃ）に示すように、コンタクトホール５がＷで埋
まるまで連続して行う。最後に、配線用のＡｌ膜７をス
パッタ法により形成した後、パターンニングを行い、配
線を形成する。
散層２を形成した後、シリコン基板１上にＣＶＤ法によ
り層間絶縁膜３を形成する。つぎに感光性膜４のパター
ンを用い、層間絶縁膜３にコンタクトホール５を、ドラ
イエツチング法により形成し、その後感光性膜４を除去
する。つぎに、ソースガスとしてフッ化タングステン（
ＷＦ６ ） を水素（Ｈ２）Ｉい、ＣＶＤ法に、］：！
］、第１図（ｂ）Ｋ示すようにコンタクトホール６にＷ
膜６を選択的に形成する。続いて、Ｗ膜６の形成は、第
１図（Ｃ）に示すように、コンタクトホール５がＷで埋
まるまで連続して行う。最後に、配線用のＡｌ膜７をス
パッタ法により形成した後、パターンニングを行い、配
線を形成する。
しかしながら、上記方法により、コンタクトホール部へ
Ｗ膜をＣＶＤ法を用い選択的に形成した場合、Ｗ膜の成
長の初期において、第１図（ｂ）に示すように、シリコ
ン基板が侵食される。この侵食は、コンタクトホールの
端部でも生じ、その結果、層間絶縁膜の下部に進行し、
空孔が生じる。さらに、連続してＷ膜の形成を行うと侵
食により拡散層とシリコン基板が短絡してしまう恐れが
ある。
Ｗ膜をＣＶＤ法を用い選択的に形成した場合、Ｗ膜の成
長の初期において、第１図（ｂ）に示すように、シリコ
ン基板が侵食される。この侵食は、コンタクトホールの
端部でも生じ、その結果、層間絶縁膜の下部に進行し、
空孔が生じる。さらに、連続してＷ膜の形成を行うと侵
食により拡散層とシリコン基板が短絡してしまう恐れが
ある。
また、この侵食により形成された空孔は、Ｗ膜をコンタ
クトホールが埋まるまで形成しても消滅せず、デバイス
の信頼性において問題が生じる。
クトホールが埋まるまで形成しても消滅せず、デバイス
の信頼性において問題が生じる。
先に述べた侵食は、Ｗ膜の形成反応が下記の２つの式に
より進行することに起因している。
より進行することに起因している。
２ ＷＦ ｅ ＋ ３ Ｓ ｉ →２ Ｗ ＋ ３ Ｓ
ｚ Ｆ ４↑ ・・・・・・（１）ＷＦ ＋３Ｈ→
Ｗ＋ｅＨＦ↑ ・・・・・・（榊シリコン基板上に
Ｗ膜を選択的に形成する場合、反応初期において、（１
）の反応が生じるため、シリコンが侵食される。その後
、シリコン基板上にＷ膜が１６０人程変身上形成される
とＷ膜内体が触媒となり（′；４の反応が王に生じ、Ｗ
膜上にＷ膜が選択的に形成される。
ｚ Ｆ ４↑ ・・・・・・（１）ＷＦ ＋３Ｈ→
Ｗ＋ｅＨＦ↑ ・・・・・・（榊シリコン基板上に
Ｗ膜を選択的に形成する場合、反応初期において、（１
）の反応が生じるため、シリコンが侵食される。その後
、シリコン基板上にＷ膜が１６０人程変身上形成される
とＷ膜内体が触媒となり（′；４の反応が王に生じ、Ｗ
膜上にＷ膜が選択的に形成される。
発明の目的
本発明は、上記問題点を解決するものであり、微細化、
高集積化を要する超ＬＳＩにおいて、有効な半導体装置
の製造方法を提供する。
高集積化を要する超ＬＳＩにおいて、有効な半導体装置
の製造方法を提供する。
発明の構成
本発明は、要約するに、半導体基板上に同基板と化合物
を形成する金属をイオン注入する工程と、前記金属をイ
オン注入した領域にタングステン膜を形成する工程をそ
なえたもので、これにより、コどタクトホール部にＷ膜
を、自己整合的に形成し、さらにコンタクトホールをＷ
膜で埋めることにより、配線の平坦化が可能である。
を形成する金属をイオン注入する工程と、前記金属をイ
オン注入した領域にタングステン膜を形成する工程をそ
なえたもので、これにより、コどタクトホール部にＷ膜
を、自己整合的に形成し、さらにコンタクトホールをＷ
膜で埋めることにより、配線の平坦化が可能である。
実施例の説明
以下本発明の実施例を用いて、本発明を具体的に詳述す
る。第２図（ａ）〜（Ｃ）に、本発明の実施に際し、シ
リコンとの化合物を形成する金属としてｗ
ｂを用いた場合の工程順断面図である。
る。第２図（ａ）〜（Ｃ）に、本発明の実施に際し、シ
リコンとの化合物を形成する金属としてｗ
ｂを用いた場合の工程順断面図である。
まず、第２図（−）に示すように、シリコン基板１に拡
散層２を形成した後、ＣＶＤ法により、層間絶縁膜３を
形成する７続いて、感光性膜４を塗布し、フォトマスク
により感光性膜４にコンタクトホール形成のためのパタ
ーンを転写する。つぎにドライエツチング法により、層
間絶縁膜３をエツチングし、コンタクトホール５を形。
散層２を形成した後、ＣＶＤ法により、層間絶縁膜３を
形成する７続いて、感光性膜４を塗布し、フォトマスク
により感光性膜４にコンタクトホール形成のためのパタ
ーンを転写する。つぎにドライエツチング法により、層
間絶縁膜３をエツチングし、コンタクトホール５を形。
成する。その後、Ｗを加速電圧２０ｋｖ で、１×１０
１６ｄ−２個注入し、感光性膜４を除去した後、９００
°Ｃ１Ｑ分のアニールを行い、第２図（均に示すように
、Ｗを注入したコンタクトホールの底部にＷのシリサイ
ド層８を形成する。つぎに、ＣＶＤ法により、反応ガス
としてＷＦ６．Ｈ２を用い、反応圧力０、６Ｔｏ ｒ
ｒ、反応温度４００″Ｃの条件下でＷ膜６を、Ｗのシリ
サイド層８すなわちコンタクトホールの底部に形成させ
、コンタクトホールがＷ膜６で埋まるまで、Ｗ膜の形成
を連続的に行う。この場合、コンタクトホールの底部の
Ｗのシリサイド層が存在するためＷ形成の反応式は、 ＷＦ６＋３Ｈ２→Ｗ＋６ＨＦ ↑ であり、シリコンの侵食は生じない。最後に、第２図（
Ｃ）に示すように、アルミニウムＡｌ膜７をスパッタ法
により形成し、パターンユング後、４５０°ＣのＮ２と
Ｈ２の混合ガス中でシンターして、Ｗ膜６を介して、拡
散層２とＡｌ膜７との接続を行う。
１６ｄ−２個注入し、感光性膜４を除去した後、９００
°Ｃ１Ｑ分のアニールを行い、第２図（均に示すように
、Ｗを注入したコンタクトホールの底部にＷのシリサイ
ド層８を形成する。つぎに、ＣＶＤ法により、反応ガス
としてＷＦ６．Ｈ２を用い、反応圧力０、６Ｔｏ ｒ
ｒ、反応温度４００″Ｃの条件下でＷ膜６を、Ｗのシリ
サイド層８すなわちコンタクトホールの底部に形成させ
、コンタクトホールがＷ膜６で埋まるまで、Ｗ膜の形成
を連続的に行う。この場合、コンタクトホールの底部の
Ｗのシリサイド層が存在するためＷ形成の反応式は、 ＷＦ６＋３Ｈ２→Ｗ＋６ＨＦ ↑ であり、シリコンの侵食は生じない。最後に、第２図（
Ｃ）に示すように、アルミニウムＡｌ膜７をスパッタ法
により形成し、パターンユング後、４５０°ＣのＮ２と
Ｈ２の混合ガス中でシンターして、Ｗ膜６を介して、拡
散層２とＡｌ膜７との接続を行う。
発明の効果
本発明によれば、シリコン基板上に形成した拡散層とＡ
ｌ配線とを結ぶコンタクトホール部に、Ｗ膜をＣＶＤ法
により自己整合的に形成し、さらに、Ｗ膜でコンタクト
ホール部を埋めるため、Ａｌ配線の平坦化が可能であり
、微細化、高集積化を必要とする超ＬＳＩのプロセスへ
の適用に極めて有効である。
ｌ配線とを結ぶコンタクトホール部に、Ｗ膜をＣＶＤ法
により自己整合的に形成し、さらに、Ｗ膜でコンタクト
ホール部を埋めるため、Ａｌ配線の平坦化が可能であり
、微細化、高集積化を必要とする超ＬＳＩのプロセスへ
の適用に極めて有効である。
第１図（−）〜（Ｃ）は、従来例の工程順断面図、第２
図（ａ）〜（Ｃ）（１″１：、本発明実施例の工程順断
面図である。 １・・・・・・シリコン基板、２・・・・・・拡散層、
３・・・・・・層間絶縁膜、４・・・・・・感光性膜、
６・・・・・・コンタクトホール、６・・・・・・ＷＵ
Ｌ ７・・・・・・Ａｌ膜、８・・・・・・Ｗのシリサ
イド層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
図（ａ）〜（Ｃ）（１″１：、本発明実施例の工程順断
面図である。 １・・・・・・シリコン基板、２・・・・・・拡散層、
３・・・・・・層間絶縁膜、４・・・・・・感光性膜、
６・・・・・・コンタクトホール、６・・・・・・ＷＵ
Ｌ ７・・・・・・Ａｌ膜、８・・・・・・Ｗのシリサ
イド層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (2)
- （１）半導体基板に同基板と化合物を形成する金属をイ
オン注入する工程と、前記金属をイオン注入した領域に
、タングステン膜を選択的に形成する工程とを備えたこ
とを特徴とする半導体装置の製造方法。 - （２）半導体基板と化合物を形成する金属が、Ｗ、Ｍｏ
、Ｔｉ、Ｔａ、Ｐｔの群から選ばれる特許請求の範囲第
１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220019A JPH079893B2 (ja) | 1984-10-18 | 1984-10-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220019A JPH079893B2 (ja) | 1984-10-18 | 1984-10-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6197825A true JPS6197825A (ja) | 1986-05-16 |
| JPH079893B2 JPH079893B2 (ja) | 1995-02-01 |
Family
ID=16744655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59220019A Expired - Lifetime JPH079893B2 (ja) | 1984-10-18 | 1984-10-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079893B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02198144A (ja) * | 1989-01-27 | 1990-08-06 | Takehide Shirato | Ｃ―ｍｏｓ半導体装置 |
| US5221853A (en) * | 1989-01-06 | 1993-06-22 | International Business Machines Corporation | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region |
| JPH07169711A (ja) * | 1993-10-29 | 1995-07-04 | Internatl Business Mach Corp <Ibm> | 金属シリサイドの相転移温度を低下させる方法 |
| US5466971A (en) * | 1992-07-08 | 1995-11-14 | Seiko Epson Corporation | Semiconductor device having a multilayer interconnection layer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141957A (en) * | 1974-10-07 | 1976-04-08 | Nippon Electric Co | Handotaisochino denkyokukeiseihoho |
-
1984
- 1984-10-18 JP JP59220019A patent/JPH079893B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141957A (en) * | 1974-10-07 | 1976-04-08 | Nippon Electric Co | Handotaisochino denkyokukeiseihoho |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5221853A (en) * | 1989-01-06 | 1993-06-22 | International Business Machines Corporation | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region |
| JPH02198144A (ja) * | 1989-01-27 | 1990-08-06 | Takehide Shirato | Ｃ―ｍｏｓ半導体装置 |
| US5466971A (en) * | 1992-07-08 | 1995-11-14 | Seiko Epson Corporation | Semiconductor device having a multilayer interconnection layer |
| JPH07169711A (ja) * | 1993-10-29 | 1995-07-04 | Internatl Business Mach Corp <Ibm> | 金属シリサイドの相転移温度を低下させる方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH079893B2 (ja) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617087A (en) | Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits | |
| US5221853A (en) | MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPH0581664B2 (ja) | ||
| JPH021981A (ja) | 珪素半導体デバイスに電気相互接続部を形成する方法 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| EP0097918B1 (en) | Semiconductor device and method of making the same | |
| US5366928A (en) | Method of manufacturing a semiconductor device, in which a metal conductor track is provided on a surface of a semiconductor body | |
| JP3028519B2 (ja) | 半導体集積回路の製造方法 | |
| JP3072544B2 (ja) | 半導体装置の配線方法 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JPH079893B2 (ja) | 半導体装置の製造方法 | |
| JPH08124926A (ja) | 配線の形成方法 | |
| JPH02162722A (ja) | 半導体装置の製造方法 | |
| JPS61139026A (ja) | 半導体装置の製造方法 | |
| JPS61166143A (ja) | 半導体装置の製造方法 | |
| KR100204009B1 (ko) | 반도체소자 제조방법 | |
| JPH0783021B2 (ja) | 半導体装置の製造方法 | |
| JPS61154150A (ja) | 半導体装置の製造方法 | |
| JPH02303122A (ja) | 半導体装置の製造方法 | |
| JPH06112150A (ja) | 接続孔への配線形成方法 | |
| JPH04317332A (ja) | 半導体装置及びその製造方法 | |
| JPH04180627A (ja) | 半導体装置の製造方法 | |
| JPS62190849A (ja) | 半導体装置の製造方法 | |
| JPS588143B2 (ja) | シユウセキカイロ ノ セイゾウホウ |