JPS6197852A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPS6197852A JPS6197852A JP59220014A JP22001484A JPS6197852A JP S6197852 A JPS6197852 A JP S6197852A JP 59220014 A JP59220014 A JP 59220014A JP 22001484 A JP22001484 A JP 22001484A JP S6197852 A JPS6197852 A JP S6197852A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- bonding pad
- periphery
- cracks
- band conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＩＣ，ＬＳＩ等の半導体素子に係り、とくにそ
の電極近傍の構造に関するものである。
の電極近傍の構造に関するものである。
従来例の構成とその問題点
半導体素子は半導体基板表面にトランジスタ。
抵抗、ダイオード、キャパシター等の回路要素を形成し
、人β等の導体層で相互に配線して所期の回路を形成し
た後、一度全面を絶縁膜でおおい、ついで絶縁膜の一部
を除去してその開口部に導体層の一部を露出させ、この
露出部を後の工程で素子とパッケージもしくはリードと
の電気的接続を行なうための素子側電極（ボンディング
バンド）とする。
、人β等の導体層で相互に配線して所期の回路を形成し
た後、一度全面を絶縁膜でおおい、ついで絶縁膜の一部
を除去してその開口部に導体層の一部を露出させ、この
露出部を後の工程で素子とパッケージもしくはリードと
の電気的接続を行なうための素子側電極（ボンディング
バンド）とする。
最上層の絶縁膜は表面保護膜と呼ばれ、以後の工程で不
如意に加えられた外力から素子を保護したシ、外部から
の水分や不純物の侵入を防止するだめのものである。表
面保護膜となる絶縁膜の成長方法と材料としては、 ■ プラズマｃｖｎ（ｐ−ＣＶＤ）によるシリコン窒化
物、Ｓ１０□、 Ｐ Ｓ Ｇ （Ｐｈｏｓｐｈｏ Ｓ工
１ニーｃａｔｅ−Ｇｌａｓｓ ）等。
如意に加えられた外力から素子を保護したシ、外部から
の水分や不純物の侵入を防止するだめのものである。表
面保護膜となる絶縁膜の成長方法と材料としては、 ■ プラズマｃｖｎ（ｐ−ＣＶＤ）によるシリコン窒化
物、Ｓ１０□、 Ｐ Ｓ Ｇ （Ｐｈｏｓｐｈｏ Ｓ工
１ニーｃａｔｅ−Ｇｌａｓｓ ）等。
■ ｃｖｎによるＳ工０２．ＰＳＧ等
が広く用いられている。
両者を比較するとＰ−ＣＶＤによる膜は膜質が緻密でス
テップカバＮレージ（段差被着性）も良好であり、比較
的うすい膜でも充分な機械的強度と耐湿性を示すが、一
般に膜成長速度が小さく、加えて処理がバッチ方式とな
るため量産性に乏しい。
テップカバＮレージ（段差被着性）も良好であり、比較
的うすい膜でも充分な機械的強度と耐湿性を示すが、一
般に膜成長速度が小さく、加えて処理がバッチ方式とな
るため量産性に乏しい。
一方、ＣＶＤによるＳｉＯ□またはＰＳＧあるいはこれ
らを組み合わせた膜は量産には適するが、ｐ−ｃｖｎに
よる膜はど膜質が緻密ではなく、ステップカバレージも
劣るため充分な機械的強度と耐湿性を実現するためには
Ｐ−ＣＶＤによる膜の場合よりも大きな膜厚を必要とす
る。経験によれば、たとえば、厚さ０．８〜１．０ ｐ
ｍのｐ−ｃｖｎによるシリコン窒化膜と同等の耐湿性を
得るためにはＣＶＤによる５１０２とＰＳＧを用いた膜
では１．５μｍ以上、望ましくは２．０μｍ以上の膜厚
が必要であった。
らを組み合わせた膜は量産には適するが、ｐ−ｃｖｎに
よる膜はど膜質が緻密ではなく、ステップカバレージも
劣るため充分な機械的強度と耐湿性を実現するためには
Ｐ−ＣＶＤによる膜の場合よりも大きな膜厚を必要とす
る。経験によれば、たとえば、厚さ０．８〜１．０ ｐ
ｍのｐ−ｃｖｎによるシリコン窒化膜と同等の耐湿性を
得るためにはＣＶＤによる５１０２とＰＳＧを用いた膜
では１．５μｍ以上、望ましくは２．０μｍ以上の膜厚
が必要であった。
ところが、そのように厚い絶縁膜は成長時に下地との熱
膨張係数の差から生じる熱応力が大きいため亀裂が入り
やすい。特に絶縁膜と大きく異なる熱膨張係数をもつ人
Ｅ等の導体層と接した部分で亀裂が発生しｆすく、また
その連続接触面積が大きいほど発生しやすい。実際の素
子でこのような現象が最も発しやすいのは１通常、−辺
９０〜１２０μｍの導体層で設けられる素子電極部（ボ
ンディングパッド）である。回部での典型的な亀裂の状
態を第１図（平面図）と第２図（断面図）に示す。Ａβ
等でなる素子電極部１の周縁部で表面絶縁膜２に亀裂３
が起こり、この亀裂３が数カ所から周囲に向かって伝播
している。なお、下地４は、たとえば、シリコン基板上
に形成された高濃度リンを含むＰＳＧである。素子電極
部１上のほとんど（破線で囲まれたポンディング窓６の
領域の内側部分〕の表面絶縁膜２はのちほど除去される
が周囲に伸びた亀裂３はそのまま残され、水分や不純物
がこの亀裂３から容易に侵入するため信頼性上の大きな
問題となる。以上の理由から従来の構成ではｃｖｎによ
る絶縁膜を充分に厚く形成することが困難で、量産性と
信頼性を両立させることができなかった。
膨張係数の差から生じる熱応力が大きいため亀裂が入り
やすい。特に絶縁膜と大きく異なる熱膨張係数をもつ人
Ｅ等の導体層と接した部分で亀裂が発生しｆすく、また
その連続接触面積が大きいほど発生しやすい。実際の素
子でこのような現象が最も発しやすいのは１通常、−辺
９０〜１２０μｍの導体層で設けられる素子電極部（ボ
ンディングパッド）である。回部での典型的な亀裂の状
態を第１図（平面図）と第２図（断面図）に示す。Ａβ
等でなる素子電極部１の周縁部で表面絶縁膜２に亀裂３
が起こり、この亀裂３が数カ所から周囲に向かって伝播
している。なお、下地４は、たとえば、シリコン基板上
に形成された高濃度リンを含むＰＳＧである。素子電極
部１上のほとんど（破線で囲まれたポンディング窓６の
領域の内側部分〕の表面絶縁膜２はのちほど除去される
が周囲に伸びた亀裂３はそのまま残され、水分や不純物
がこの亀裂３から容易に侵入するため信頼性上の大きな
問題となる。以上の理由から従来の構成ではｃｖｎによ
る絶縁膜を充分に厚く形成することが困難で、量産性と
信頼性を両立させることができなかった。
発明の目的
本発明は従来の欠点を解消し、充分厚い表面絶縁膜が大
きな亀裂の発生をともなわずに設けられる半導体素子を
提供することを目的としている。
きな亀裂の発生をともなわずに設けられる半導体素子を
提供することを目的としている。
発明の構成
本発明は要約するにボンディングＩ（ラドを含む配線パ
ターンをなす導体層上にＣＶＤ法で形成された絶縁膜を
有する半導体素子において、前記ボンディングパッドの
周囲の全部、または一部に配線に供しない帯状の導体層
を近接させて設けたことを特徴とする半導体素子であっ
て、この構造により、ｃｖｎ法による絶縁膜成長時にボ
ンディングパッド上で発生する亀裂の伝播が防止できる
。
ターンをなす導体層上にＣＶＤ法で形成された絶縁膜を
有する半導体素子において、前記ボンディングパッドの
周囲の全部、または一部に配線に供しない帯状の導体層
を近接させて設けたことを特徴とする半導体素子であっ
て、この構造により、ｃｖｎ法による絶縁膜成長時にボ
ンディングパッド上で発生する亀裂の伝播が防止できる
。
実施例の説明
以下図面を参照しながら本発明の詳細な説明する。第３
図は本発明第１実施例のボンディングパッド及びその周
辺を示す平面図である。ボンディングパッド１を含む導
体層は従来同様ＡβもしくはＡ／を主成分とする合金で
形成され、その周囲のほぼ全部を帯状の導体層６が包囲
している。
図は本発明第１実施例のボンディングパッド及びその周
辺を示す平面図である。ボンディングパッド１を含む導
体層は従来同様ＡβもしくはＡ／を主成分とする合金で
形成され、その周囲のほぼ全部を帯状の導体層６が包囲
している。
帯状の導体層の幅は５〜２０μｍで、ボンディングパッ
ドからは１０〜３ｏμｍの間隔で設けている。平面図の
Ｙ−Ｙ’ 断面図を第４図に示す。絶縁膜成長時にボ
ンディングパッドの周縁部で発生した絶縁膜の亀裂３は
帯状の導体層の内周で停止し、外には伝播しない、第２
の実施例を第５図に示す。第１実施例では帯状の導体層
をボンディングパッドや配線パターンと接続せずに設け
たが、第５図のようにボンディングパッドから延びる配
線部から分岐させた形状で設けても効果は変わらない。
ドからは１０〜３ｏμｍの間隔で設けている。平面図の
Ｙ−Ｙ’ 断面図を第４図に示す。絶縁膜成長時にボ
ンディングパッドの周縁部で発生した絶縁膜の亀裂３は
帯状の導体層の内周で停止し、外には伝播しない、第２
の実施例を第５図に示す。第１実施例では帯状の導体層
をボンディングパッドや配線パターンと接続せずに設け
たが、第５図のようにボンディングパッドから延びる配
線部から分岐させた形状で設けても効果は変わらない。
また帯状の導体層は必ずしもボンディングパッドの四辺
を包囲する必要はなく、第６図に示すように素子上でボ
ンディングパッドよシも内側を臨む辺のみを包囲する形
状で設ければ主要回路部への絶縁膜亀裂の伝播は防止で
きる。
を包囲する必要はなく、第６図に示すように素子上でボ
ンディングパッドよシも内側を臨む辺のみを包囲する形
状で設ければ主要回路部への絶縁膜亀裂の伝播は防止で
きる。
以上述べたように本発明における帯状の導体層は配線パ
ターンから完全に分離して設けられるかあるいは配線パ
ターンを分岐延長して設けられているが、いずれの場合
も素子上の回路要素または電極の相互接続には用いられ
ておらず、実質的に配線には供していないといえる。こ
れにより、たとえ帯状導体層の内側に達した絶縁膜亀裂
から水分が侵入して導体が腐食断線に至っても素子の機
能上は何ら問題がない。
ターンから完全に分離して設けられるかあるいは配線パ
ターンを分岐延長して設けられているが、いずれの場合
も素子上の回路要素または電極の相互接続には用いられ
ておらず、実質的に配線には供していないといえる。こ
れにより、たとえ帯状導体層の内側に達した絶縁膜亀裂
から水分が侵入して導体が腐食断線に至っても素子の機
能上は何ら問題がない。
発明の効果
以上述べたように本発明の構成によればＣＶＤ法による
５ｉｎ２もしくはＰＳ（１，等の絶縁膜を表面保護膜と
して従来よりも厚く成長させても大きな亀裂が発生せず
、量産性にすぐれかつ高信頼性の半導体素子が実現され
る。
５ｉｎ２もしくはＰＳ（１，等の絶縁膜を表面保護膜と
して従来よりも厚く成長させても大きな亀裂が発生せず
、量産性にすぐれかつ高信頼性の半導体素子が実現され
る。
第１図および第２図は従来の半導体素子におけるボンデ
ィングパッドおよびその周辺部の構成を示す平面図と断
面図である。第３図、第５図、第６・・・・・・帯状導
体層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図 第５図
ィングパッドおよびその周辺部の構成を示す平面図と断
面図である。第３図、第５図、第６・・・・・・帯状導
体層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図 第５図
Claims (1)
- ボンディングパッドを含む配線パターンをなす導体層
上にＣＶＤ法で形成された絶縁膜を有し、前記ボンディ
ングパッドの周囲の全部または一部に、配線に供しない
帯状の導体層を近接させて設けたことを特徴とする半導
体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220014A JPS6197852A (ja) | 1984-10-18 | 1984-10-18 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220014A JPS6197852A (ja) | 1984-10-18 | 1984-10-18 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6197852A true JPS6197852A (ja) | 1986-05-16 |
Family
ID=16744577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59220014A Pending JPS6197852A (ja) | 1984-10-18 | 1984-10-18 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6197852A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216280A (en) * | 1989-12-02 | 1993-06-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having pads at periphery of semiconductor chip |
-
1984
- 1984-10-18 JP JP59220014A patent/JPS6197852A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216280A (en) * | 1989-12-02 | 1993-06-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having pads at periphery of semiconductor chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS594853B2 (ja) | 半導体装置 | |
| JPH05226339A (ja) | 樹脂封止半導体装置 | |
| JPS6197852A (ja) | 半導体素子 | |
| JPS6149452A (ja) | 半導体素子 | |
| JPS61187262A (ja) | 半導体素子 | |
| JPS63188959A (ja) | 半導体装置およびその製造方法 | |
| JPH0456237A (ja) | 半導体装置 | |
| JPS59205723A (ja) | 窒化シリコン膜を有する半導体装置 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPS6046824B2 (ja) | 半導体装置における電極配線の形成法 | |
| JPS61292947A (ja) | 半導体装置 | |
| JPS58166748A (ja) | 半導体装置 | |
| JPH0456239A (ja) | 半導体装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JP2806538B2 (ja) | 集積回路装置 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPS617638A (ja) | 半導体装置 | |
| JPS60111442A (ja) | 半導体装置 | |
| JPH01309333A (ja) | 樹脂封止型半導体装置 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPS6232636A (ja) | 半導体装置 | |
| JPS5974651A (ja) | 半導体装置 | |
| JPH02164039A (ja) | 半導体装置の製造方法 | |
| JPS5898939A (ja) | 半導体装置 | |
| JPS62237748A (ja) | 半導体装置の製造方法 |