JPS6149452A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JPS6149452A
JPS6149452A JP59171871A JP17187184A JPS6149452A JP S6149452 A JPS6149452 A JP S6149452A JP 59171871 A JP59171871 A JP 59171871A JP 17187184 A JP17187184 A JP 17187184A JP S6149452 A JPS6149452 A JP S6149452A
Authority
JP
Japan
Prior art keywords
insulating film
electrode
semiconductor device
semiconductor element
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59171871A
Other languages
English (en)
Inventor
Tomio Okamoto
岡本　富美夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP59171871A priority Critical patent/JPS6149452A/ja
Publication of JPS6149452A publication Critical patent/JPS6149452A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はＩＣ，ＬＳＩ等の半導体素子に係り、とくにそ
の電極構造に関するものである。
従来例の構成とその問題点 半導体素子は半導体基板表面にトランジスタ。
抵抗、ダイオード等の回路要素を形成し、Ａｌ等の導体
層で相互に配線して所期の回路を形成した後、一度全面
に絶縁膜でおおい、ついで絶縁膜の一部を除去してその
開口部に導体層の一部を露出させ、後の工程で素子と外
部回路もしくはリードとの電気的接続を行なうための素
子側電極（ボンディングパッド）とする。
この最上層の絶縁膜は表面保護膜と呼ばれ、以後の工程
で不意に加えられた外力から素子を保護したシ、外部か
ら水分や不純物が侵入して配線導体を腐食したり、さら
に下層の回路要部に到達して機能がそこなわれるのを防
止するだめのものである。この絶縁膜を成長させる反応
方式と材料としては第１に、プラズマ反応を併用したＣ
ＶＤ（Ｐ−ＣＶＤ）法にヨルシリコン窒化物、８１０２
゜両者を比較すると前者のＰ−ＣＶＤ法による膜は膜質
が緻密でステップカバレージ（段差被着性）も良好であ
シ比較的うすい膜でもすぐれた機械的強度と耐湿性を示
すが、一般に膜成長速度が小さく、加えて処理がバッチ
方式となるため量産性に乏しい。
一方後者のＣｖＤ法Ｋ　ヨルＳ　ｚ　０２−！！タハＰ
　Ｓ　Ｇあるいはこれらを組み合わせた膜は量産性はす
ぐれているがＰ−ＣＶＤ法による膜はど膜質が緻密では
なくステップカバレージも劣るため十分な機械的強度と
耐湿性を実現するためにはＰ−ＣＶＤ法による膜の場合
よシも大きな膜厚を必要とする。
経験によれば、たとえば、厚さ０．８〜１．０μｍの、
ｆＰ　−ＣＶ　Ｄ法による膜と同等の耐湿性を得るため
には、Ｓ　ｚ　０２とＰＳＧを用いた膜では１．６μｍ
以上望ましくは２．０μｍ以上の膜厚が必要であった。
ところがそのような厚い絶縁膜は成長時に下地との熱膨
張係数の差から生じる応力が大きいため亀裂が入りやす
い。特に絶縁膜と大きく異なる熱膨張係数をもつＡｌ等
の導体層と接する部分で亀裂が発生しやすく、またその
連続接触面積が大きいほど発生しやすい。実際の素子で
このような現象が最も発生しやすいのは通常−辺９０〜
１２０μｍの方形で設けられる素子電極部（ボンディン
グバンド）である。間部での典型的な亀裂の状態を第１
図と第２図（断面図）に示す。Ａｌ等でなる素子電極部
１の周縁部で表面絶縁膜２に亀裂が入り、数カ所から周
囲に向かっても伝播している。電極部上のほとんど（破
線６で囲まれた領域）の表面絶縁膜は後工程で除去され
るが周囲に伸びた亀裂はそのまま残され、水分や不純物
が容易に侵入するため信頼性上の大きな問題となる。以
上の理由から従来の構成では十分に厚いＣＶＤ法による
絶縁膜を設けることが困難であった。
発明の目的 本発明は従来の欠点を解消し、十分厚い表面保護膜を亀
裂の発生をともなわずに設けることができる半導体素子
を提供することを目的としている。
発明の構成 本発明はボンディングパッドを含む配線パターンをなす
導体層とすぐ上に形成された絶縁膜を有する半導体素子
で、ボンディングパッドが複数に分割されていることを
特徴とする半導体素子であって、これによシボンディン
グパッドをなす導体と絶縁膜との連続接触面積が小さく
なシ絶縁膜成長時に絶縁膜に亀裂が入ることが防止でき
る。
実施例の説明 以下図面を参照しながら本発明の詳細な説明する。第３
図および第４図は本発明による半導体素子の電極構造を
示す平面図および断面図である。
−辺４０〜６０μｍの方形のＡｌもしくはＡｌを主成分
とする合金等の導体層１が４つの分割面でひとつの電極
部を形成している。相互の間隔は５〜１６μｍが適轟で
ある。この構造は従来の電極部を、その中央付近で交差
する２本の６〜１５μｍ幅の溝で分割したものと同等で
、製造工程上は導体配線パターン形成用のマスクに若干
の変更を加えることにより容易に実行でき、新たな素子
加工工程は何ら必要としない。
電極部をこのような構造にすることにより電極を構成す
るＡｌ等の導体金属とＳ　ｘ　０２あるいはＰＳＧ等の
絶縁膜との連続接触面積は約−となる。
これによってたとえば２．０〜２．５μｍの厚みのＣＶ
Ｄ法によるＳｉｏ２あるいはＰＳＧからなる絶縁膜を成
長させても亀裂を生ずることはなかった。
なお溝の部分では表面絶縁膜に開口部を設けた際、下地
が露出するが、その面積は電極部全体に比してわずかで
あり、従来同様にたとえばＡｕある−いはＡ／＝の細線
によってボールボンドを実施すれば、第５図に示すよう
な接合がなされ、はとんどの接合面が細線材料であるＡ
ｕまたはＡｌと、電極材料であるＡｌまたはＡｌ合金と
の接合となるため電気的１機械的に何ら問題はない。
発明の効果 以上述べたように本発明によれば、ＣＶＤ法によるＳｉ
ＯまたはＰＳＧ等の絶縁膜を従来よシも厚く設けること
が可能となシ、量産性にすぐれかつ高信頼性の半導体素
子が実現される。
【図面の簡単な説明】
第１図および第２図は従来の半導体素子における電極部
と電極部周辺の表面絶縁膜の状態を示す要部平面図と断
面図、第３図および第４図は本発明による半導体素子の
電極部構造と表面絶縁膜の状態を示す要部平面図および
断面図、第５図は本発明による半導体素子の電極部にポ
ールボンドで金属細線を接続した状態を示す要部断面図
である。 １・・・・・・素子電極部（ボンディングパッド）、２
・・・・・・表面絶縁膜、３・・・・・・亀裂、４・・
・・・・下地、６・・・・・・絶縁膜開口部、６・・・
・・・金属細線端。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第３図 第４図

Claims (5)

    【特許請求の範囲】
  1. （１）ボンディングパッドを含む配線パターンをなす導
    体層と、同導体層の一部直上に形成された絶縁膜とを有
    する半導体素子で、前記ボンディングパッドが複数に分
    割されていることを特徴とする半導体素子。
  2. （２）ボンディングパッドがその中央付近で交差する２
    本の溝によって４分割されている特許請求の範囲第１項
    に記載の半導体素子。
  3. （３）導体層がＡｌもしくはＡｌを主成分とする合金で
    ある特許請求の範囲第１項あるいは第２項に記載の半導
    体素子。
  4. （４）絶縁膜がＳｉＯ＿２、ＰＳＧ（Ｐｈｏｓｐｈｏｓ
    ｉｌｉｃａｔｅｇｌａｓｓ）から選ばれてなる特許請求
    の範囲第１項に記載の半導体素子。
  5. （５）絶縁膜の厚みが２μｍ以上である特許請求の範囲
    第４項に記載の半導体素子。
JP59171871A 1984-08-17 1984-08-17 半導体素子 Pending JPS6149452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59171871A JPS6149452A (ja) 1984-08-17 1984-08-17 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59171871A JPS6149452A (ja) 1984-08-17 1984-08-17 半導体素子

Publications (1)

Publication Number Publication Date
JPS6149452A true JPS6149452A (ja) 1986-03-11

Family

ID=15931335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59171871A Pending JPS6149452A (ja) 1984-08-17 1984-08-17 半導体素子

Country Status (1)

Country Link
JP (1) JPS6149452A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742106A (en) * 1986-02-03 1988-05-03 Nippon Petrochemicals Company, Limited Polyolefin compositions having high rigidity and high impact resistance
US4764546A (en) * 1986-04-25 1988-08-16 Sumitomo Chemical Co., Ltd. Filler-containing polypropylene resin composition and process for producing the same
WO2002001637A3 (en) * 2000-06-28 2002-09-26 Intel Corp Layout and process for a device with segmented ball limited metallurgy for the inputs and outputs
US7180195B2 (en) 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing
US20100314734A1 (en) * 2009-06-14 2010-12-16 Terepac Processes and structures for IC fabrication
WO2014162386A1 (ja) * 2013-04-01 2014-10-09 パイオニア株式会社 ワイヤの接続構造及び電気機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742106A (en) * 1986-02-03 1988-05-03 Nippon Petrochemicals Company, Limited Polyolefin compositions having high rigidity and high impact resistance
US4764546A (en) * 1986-04-25 1988-08-16 Sumitomo Chemical Co., Ltd. Filler-containing polypropylene resin composition and process for producing the same
WO2002001637A3 (en) * 2000-06-28 2002-09-26 Intel Corp Layout and process for a device with segmented ball limited metallurgy for the inputs and outputs
US7034402B1 (en) 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
US7033923B2 (en) 2000-06-28 2006-04-25 Intel Corporation Method of forming segmented ball limiting metallurgy
US7180195B2 (en) 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing
US7208402B2 (en) 2003-12-17 2007-04-24 Intel Corporation Method and apparatus for improved power routing
US20100314734A1 (en) * 2009-06-14 2010-12-16 Terepac Processes and structures for IC fabrication
US8759713B2 (en) * 2009-06-14 2014-06-24 Terepac Corporation Methods for interconnecting bonding pads between components
WO2014162386A1 (ja) * 2013-04-01 2014-10-09 パイオニア株式会社 ワイヤの接続構造及び電気機器

Similar Documents

Publication Publication Date Title
EP0750790A1 (en) Method and apparatus for capping metallization layer
JP2772157B2 (ja) 半導体装置の配線方法
JPS6149452A (ja) 半導体素子
JPS594853B2 (ja) 半導体装置
JPS59229850A (ja) 半導体装置
JPS63307758A (ja) 集積回路装置
JPH0758112A (ja) 半導体装置
JPH0456237A (ja) 半導体装置
JPS6197852A (ja) 半導体素子
JPH01122128A (ja) 半導体装置
JPS63308924A (ja) 半導体装置
JPH02164039A (ja) 半導体装置の製造方法
JPH0416425Y2 (ja)
JPS62169350A (ja) 半導体装置とその製造方法
JPH0456239A (ja) 半導体装置
JPS5821432B2 (ja) ハンドウタイソウチ
JPS6329517A (ja) 半導体装置の製造方法
JPH0786281A (ja) 半導体装置および半導体装置の製造方法
JPH03209823A (ja) 樹脂封止型半導体装置
JPH03136351A (ja) 半導体集積回路
JPH0226039A (ja) 半導体装置
JPS62221121A (ja) 半導体装置
JPH02189961A (ja) 半導体装置
JPS60198754A (ja) 半導体装置
JPS63252445A (ja) 半導体装置の製造方法