JPS6199411A - Single pulse generating circuit - Google Patents
Single pulse generating circuitInfo
- Publication number
- JPS6199411A JPS6199411A JP59220934A JP22093484A JPS6199411A JP S6199411 A JPS6199411 A JP S6199411A JP 59220934 A JP59220934 A JP 59220934A JP 22093484 A JP22093484 A JP 22093484A JP S6199411 A JPS6199411 A JP S6199411A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- capacitor
- output
- transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 230000001960 triggered effect Effects 0.000 claims 1
- 230000007257 malfunction Effects 0.000 abstract description 4
- 244000145845 chattering Species 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、ただ一つのパルスを出力するための回路に関
する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit for outputting a single pulse.
従来、スイッチによつてトリガパルスが発生し、このト
リガパルスによつてラッチ回路が動作し、定められた動
作を終了した後上記ラッチ回路がリセツトされて再び初
期状態となる装置は各種自動制御装置に使用されている
。また上記ラッチ回路が動作した後他回路へ信号を伝達
し、動作の途中に上記ラッチ回路がリセツトされ、以後
定められた動作を終了すると同時に再びトリガパルスが
入力されるように構成された装置も使用されている。Conventionally, devices in which a trigger pulse is generated by a switch, a latch circuit is operated by the trigger pulse, and the latch circuit is reset to the initial state after completing a predetermined operation are used in various automatic control devices. used in There is also a device configured such that after the latch circuit operates, a signal is transmitted to other circuits, the latch circuit is reset during the operation, and then a trigger pulse is input again at the same time as the predetermined operation is completed. It is used.
以上のような装置は上記スイッチのＯＮ時間および該ス
イッチのチヤタリングに影響されず安定した動作をしな
ければならない。The above device must operate stably without being affected by the ON time of the switch and the chattering of the switch.
第１図は、入力信号の時間に影響されず単一のパルスを
発生させる回路であつて従来使用されていると思われる
例を示すものであり（１）はスイッチ（２）はコンデン
サ、（３）はＮＰＮトラシジスタである。Figure 1 shows an example of a circuit that generates a single pulse without being affected by the time of an input signal, and which seems to have been used conventionally. (1) is a switch (2) is a capacitor, ( 3) is an NPN transistor.
第１図において、スイッチ（１）を閉じるとコンデンサ
（２）の正極には正の電荷が集まり、該コンデンサ（２
）の負極には負の電荷が集まるためトラシジスタ（３）
のベースへ正の電荷を伝達し、該トラシジスタ（３）は
動作する。上記コンデンサ（２）が充電されると上記ト
ラシジスタ（３）はＯＦＦとなる。従つて、上記スイッ
チ（１）の閉じている時間が長くても上記トラシジスタ
（３）は一定時間のみ動作するのである。In FIG. 1, when the switch (1) is closed, positive charges are collected at the positive electrode of the capacitor (2).
) because negative charges gather at the negative electrode of transisister (3)
The transisistor (3) operates by transmitting a positive charge to the base of the transistor (3). When the capacitor (2) is charged, the transisister (3) is turned off. Therefore, even if the switch (1) is closed for a long time, the transisister (3) operates only for a certain period of time.
第１図において、抵抗（５）および抵抗（６）は上記ス
イッチ（１）が開いた後上記コンデンサ（２）の電荷を
速やかに放電することにより再びスイッチ（１）からの
入力信号を伝達することができるように接続したもので
ある。In FIG. 1, the resistor (5) and the resistor (6) transmit the input signal from the switch (1) again by quickly discharging the charge of the capacitor (2) after the switch (1) is opened. It is connected so that it can be used.
しかしながら、第１図の回路ではコンデンサ（２）と抵
抗（５）および抵抗（６）とによつて高域フイルターが
構成されているため外部からのノイズに対して敏感であ
る。特に、周囲にＡＣ１００ＶやＡＣ２００Ｖによつて
動作をくり返す装置類が多い場合には誤動作の危険は多
い。さらに、自動制御装置を動作させるためのスイッチ
は該自動制御装置本体から離れた場所に取付けられるの
が普通である。However, in the circuit of FIG. 1, a high-pass filter is constituted by a capacitor (2), a resistor (5), and a resistor (6), so it is sensitive to external noise. In particular, there is a high risk of malfunction when there are many devices around the device that repeatedly operate using 100 VAC or 200 VAC. Further, a switch for operating the automatic control device is usually mounted at a location separate from the main body of the automatic control device.
また、前記コンデンサ（２）とスイッチ（１）との間に
トラシジスタあるいはホトカプラを介しても前記自動制
御装置内部のノイズにより誤動作をする危険性はある。Further, even if a transisister or a photocoupler is provided between the capacitor (2) and the switch (1), there is a risk of malfunction due to noise inside the automatic control device.
本発明の単一パルス発生回路は、以上のような理由によ
つて、コンデンサを直列に使用せずに単一の、かつ一定
幅のパルスを出力するために為されたものである。For the reasons mentioned above, the single pulse generating circuit of the present invention is designed to output a single pulse of constant width without using a capacitor in series.
以下、本発明の単一パルス発生回路の構成を図面に従い
詳細に説明する。Hereinafter, the configuration of the single pulse generation circuit of the present invention will be explained in detail with reference to the drawings.
第２図は、本発明の単一パルス発生回路の一実施例を示
すものである。第２図実施例において、（７）はスイッ
チ、（８）はＰＮＰトラシジスタ、（９）はコンデンサ
、（１０）はＮＰＮトラシジスタ、（１１）はＮＰＮト
ラシジスタである。本実施例において、スイッチ（７）
を閉じるとトラシジスタ（８）のベース電流が流れ、該
トラシジスタ（８）はＯＮとなり、該トラシジスタ（８
）のコレクタ電流は抵抗（１３）を通してトラシジスタ
（１０）のベースへ流れ該トラシジスタ（１０）をＯＮ
にするとともに抵抗（１２）を通してコンデンサ（９）
へ充電される。該コンデンサ（９）の電圧がトラシジス
タ（１１）のベース・エミツタ間順方向降下電圧よりも
高くなると該トラシジスタ（１１）はＯＮ状態へ移行し
、前記トラシジスタ（１０）のベース電流をカツトする
ため該トラシジスタ（１０）はＯＦＦとなる。従つて、
該トラシジスタ（１０）のコレクタからは前記スイッチ
（７）を閉じた時間が長くてもあらかじめ定められたパ
ルス幅の出力が得られる。抵抗（１４）は、スイッチ（
７）のチヤタリングによつて２つ以上のパルスを出力し
ないようにコンデンサ（９）の充電されたときの電圧を
高くし、かつ該コンデンサ（９）の放電時間を得るため
のものである。本実施例において、スイッチ（７）を消
除し、トラシジスタ（８）をスイッチに置き換えても動
作は同じである。このように、本発明の単一パルス発生
回路は入力信号を与えるスイッチを閉じつづけていても
ただ一つのパルスを発生するので装置をただ１度だけ動
作させるのに都合がよい。しかしながら、第２図実施例
の回路ではスイッチ（７）を誤つて２回閉じるとパルス
を２回出力するので装置の動作中の安全を確実に保障す
ることはできない。FIG. 2 shows an embodiment of the single pulse generation circuit of the present invention. In the embodiment shown in FIG. 2, (7) is a switch, (8) is a PNP transistor, (9) is a capacitor, (10) is an NPN transistor, and (11) is an NPN transistor. In this embodiment, the switch (7)
When the transistor (8) is closed, the base current of the transistor (8) flows, the transistor (8) is turned on, and the transistor (8) is turned on.
) flows through the resistor (13) to the base of the transistor (10), turning on the transistor (10).
and the capacitor (9) through the resistor (12).
is charged to. When the voltage of the capacitor (9) becomes higher than the forward voltage drop between the base and emitter of the transisistor (11), the transisistor (11) shifts to the ON state, and the transisistor (11) shifts to the ON state to cut the base current of the transisistor (10). The transisister (10) is turned off. Therefore,
An output with a predetermined pulse width can be obtained from the collector of the transisister (10) even if the switch (7) is closed for a long time. The resistor (14) is connected to the switch (
This is to increase the voltage when the capacitor (9) is charged so as not to output two or more pulses due to the chattering in step 7), and to obtain the discharge time of the capacitor (9). In this embodiment, the operation is the same even if the switch (7) is eliminated and the transisister (8) is replaced with a switch. In this manner, the single pulse generating circuit of the present invention generates only one pulse even if the switch providing the input signal is kept closed, making it convenient for operating the device only once. However, in the circuit of the embodiment shown in FIG. 2, if the switch (7) is closed twice by mistake, the pulse will be output twice, so safety during operation of the device cannot be guaranteed.
第３図は、第２図実施例に改良を加えて前記スイッチ（
７）を２回以上閉じてもただ一つのパルスを発生するよ
うに構成した本発明の他の実施例である。第３図実施例
において、スイッチ（７）を閉じるとトラシジスタ（８
）のベース電流が流れ、該トラシジスタ（８）はＯＮと
なり該トラシジスタ（８）のコレクタ電流は抵抗（１３
）を通してトラシジスタ（１０）のベースへ流れ該トラ
シジスタ（１０）およびトラシジスタ（１６）をＯＮに
するとともに抵抗（１２）を通してコンデンサ（９）へ
充電される。該コンデンサ（９）の電圧がトラシジスタ
（１１）のベース・エミツタ間順方向降下電圧とダイオ
ード（１７）の順方向降下電圧との和よりも高くなると
該トラシジスタ（１１）はＯＮ状態へ移行し、前記トラ
シジスタ（１０）およびトラシジスタ（１６）のベース
電流をカツトする。ところが前記トラシジスタ（１０）
とトラシジスタ（１５）とによつてラッチ回路が構成さ
れているため前記スイッチ（７）を開いた後も前記トラ
シジスタ（１５）はＯＮ状態を保ち、該トラシジスタ（
１５）のコレクタ電流は前記スイッチ（７）と並列に接
続されたトラシジスタ（１８）のベースへ帰還され、前
記トラシジスタ（８）のＯＮ状態も保持される。本実施
例においてはトラシジスタ（８）のコレクタから抵抗（
１３）を通してトラシジスタ（１１）のコレクタから単
一パルスの出力信号を得、トラシジスタ（１６）のコレ
クタから反転出力を得ており、前記トラシジスタ（１０
）とトラシジスタ（１５）のラッチを解除しない限り前
記スイッチ（７）を何度開閉しても前記トラシジスタ（
１１）のコレクタおよびトラシジスタ（１６）のコレク
タからはただ一つのパルスしか出力されない。また、第
３図において、トラシジスタ（１９）は前記装置の動作
終了後あるいは動作の途中に、リセツトパルスを帰還す
ることによつて、前記トラシジスタ（１０）およびトラ
シジスタ（１５）のラッチを解除し、本発明の単一パル
ス発生回路を初期状態へ戻すために特に設けたものであ
る。以上のように本発明の単一パルス発生回路はコンデ
ンサを直列に用いて信号を伝送しないので、外部からの
ノイズに対して誤動作をしないトリガ回路として用いる
ことができる。また、誤つて２度入力を与えてもただ一
つのパルスしか発生しないので装置を誤つて操作しても
安全に動作する。FIG. 3 shows the switch (
7) is another embodiment of the present invention configured to generate only one pulse even if it is closed twice or more. In the embodiment shown in FIG. 3, when the switch (7) is closed, the transisister (8)
) flows, the transistor (8) turns on, and the collector current of the transistor (8) flows through the resistor (13).
) flows to the base of the transisistor (10), turns on the transisistor (10) and the transisistor (16), and charges the capacitor (9) through the resistor (12). When the voltage of the capacitor (9) becomes higher than the sum of the base-emitter forward voltage drop of the transisister (11) and the forward voltage drop of the diode (17), the transisistor (11) shifts to the ON state, The base currents of the transisister (10) and the transisister (16) are cut. However, the above-mentioned transisister (10)
Since a latch circuit is constituted by the transistor (15) and the transistor (15), the transistor (15) remains ON even after the switch (7) is opened, and the transistor (15) remains in the ON state.
The collector current of 15) is fed back to the base of the transisister (18) connected in parallel with the switch (7), and the ON state of the transisistor (8) is also maintained. In this embodiment, a resistor (
A single pulse output signal is obtained from the collector of the transisistor (11) through the transisister (13), and an inverted output signal is obtained from the collector of the transisister (16).
) and the transfer resistor (15), no matter how many times the switch (7) is opened and closed, the transfer resistor (
Only one pulse is output from the collector of 11) and the collector of transisister (16). In addition, in FIG. 3, the transisister (19) releases the latch of the transisister (10) and the transisister (15) by feeding back a reset pulse after or during the operation of the device; This is specifically provided to return the single pulse generating circuit of the present invention to its initial state. As described above, since the single pulse generating circuit of the present invention uses a capacitor in series and does not transmit a signal, it can be used as a trigger circuit that does not malfunction due to external noise. Furthermore, even if input is applied twice by mistake, only one pulse will be generated, so the device can operate safely even if the device is operated by mistake.
第１図は従来使用されていると思われる単一パルス発生
回路を示す。
第２図および第３図は本発明の単一パルス発生回路の実
施例を示す。
（７）‥‥スイッチ、（８）‥‥ＰＮＰトラシジスタ、
（９）‥‥コンデンサ、（１０）‥‥ＮＰＮトラシジス
タ（１１）‥‥ＮＰＮトラシジスタ、（１２）‥‥抵抗
（１３）‥‥抵抗、（１４）‥‥抵抗、（１５）‥‥Ｐ
ＮＰトラシジスタ、
（１６）‥‥ＮＰＮトラシジスタ、（１７）‥‥ダイオ
ード（１８）‥‥ＮＰＮトラシジスタ、
（１９）‥‥ＮＰＮトラシジスタ、FIG. 1 shows a single pulse generating circuit that is believed to be conventionally used. 2 and 3 show an embodiment of the single pulse generation circuit of the present invention. (7)...Switch, (8)...PNP transistor,
(9) Capacitor, (10) NPN transistor (11) NPN transistor, (12) Resistor (13) Resistor, (14) Resistor, (15) P
NP transistor, (16) NPN transistor, (17) Diode (18) NPN transistor, (19) NPN transistor,
Claims (2)
）を通して出力されるとともに上記スイッチまたはスイ
ッチング素子から抵抗（１２）を通してコンデンサ（９
）が充電され、かつ該コンデンサ（９）の両極間の電圧
が所定のレベルを越えると動作するトラシジスタ（１１
）が上記出力をＯＦＦするように構成したことを特徴と
する単一パルス発生回路。(1) From the switch or switching element to the resistor (13
) is output from the switch or switching element through the resistor (12) and the capacitor (9).
) is charged and the voltage between the two poles of the capacitor (9) exceeds a predetermined level.
) is configured to turn off the output.
）を通して得られる出力によってトリガされたラッチ回
路からの出力を帰還することによって上記スイッチまた
はスイッチング素子がＯＮ状態を保つように構成したこ
とを特徴とする特許請求の範囲第１項記載の単一パルス
発生回路。(2) From the switch or switching element to the resistor (13
) The single pulse according to claim 1, wherein the switch or switching element is configured to maintain an ON state by feeding back the output from the latch circuit triggered by the output obtained through the generation circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220934A JPS6199411A (en) | 1984-10-20 | 1984-10-20 | Single pulse generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220934A JPS6199411A (en) | 1984-10-20 | 1984-10-20 | Single pulse generating circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6199411A true JPS6199411A (en) | 1986-05-17 |
Family
ID=16758843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59220934A Pending JPS6199411A (en) | 1984-10-20 | 1984-10-20 | Single pulse generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6199411A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100534407B1 (en) * | 1998-12-18 | 2006-03-03 | 페어차일드코리아반도체 주식회사 | Step-to-Single Pulse Generator and Latch Circuit Having It8 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5233152U (en) * | 1975-08-30 | 1977-03-08 | ||
| JPS5247655A (en) * | 1975-10-14 | 1977-04-15 | Fujitsu Ltd | Display terminal device with keyboard |
| JPS5344919U (en) * | 1976-09-21 | 1978-04-17 |
-
1984
- 1984-10-20 JP JP59220934A patent/JPS6199411A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5233152U (en) * | 1975-08-30 | 1977-03-08 | ||
| JPS5247655A (en) * | 1975-10-14 | 1977-04-15 | Fujitsu Ltd | Display terminal device with keyboard |
| JPS5344919U (en) * | 1976-09-21 | 1978-04-17 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100534407B1 (en) * | 1998-12-18 | 2006-03-03 | 페어차일드코리아반도체 주식회사 | Step-to-Single Pulse Generator and Latch Circuit Having It8 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4031408A (en) | Proximity switching system | |
| US4538074A (en) | Power switch | |
| US3193733A (en) | Counter driving circuit | |
| JPS6030140B2 (en) | telephone circuit | |
| GB1030479A (en) | A detector of pulses exceeding a predetermined length | |
| US4572963A (en) | Apparatus for controlling a plurality of electrical devices | |
| US4451778A (en) | Short-circuit-resistant trigger circuit layout for an electrical consumer | |
| JPS63139421A (en) | Gate driving circuit for mosfet | |
| US3532939A (en) | Static time-lag relay | |
| US4031414A (en) | Circuit arrangement for producing high current pulses | |
| US3482118A (en) | Current driver | |
| EP0006287B1 (en) | Master-slave flip-flop circuits | |
| US5122695A (en) | SCR control circuits | |
| US3188497A (en) | Single-transistor circuit producing pulse predetermined interval from trailing edge of final pulse in any pulse-train | |
| US3529183A (en) | Complementary transistor control circuit | |
| US3703662A (en) | High speed quenching arrangement for a flash device | |
| JPS5941641Y2 (en) | Reset signal generation circuit | |
| JPS6017176B2 (en) | coupling circuit | |
| JP2785333B2 (en) | Self-holding relay circuit | |
| SU1050113A1 (en) | Switching device | |
| KR800002226Y1 (en) | Electronics lock | |
| SU974581A1 (en) | Timer | |
| JPS592329B2 (en) | temperature detection device | |
| GB1586255A (en) | Flash light control systems | |
| SU849330A1 (en) | Timer |