JPS61995A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS61995A JPS61995A JP59120669A JP12066984A JPS61995A JP S61995 A JPS61995 A JP S61995A JP 59120669 A JP59120669 A JP 59120669A JP 12066984 A JP12066984 A JP 12066984A JP S61995 A JPS61995 A JP S61995A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- reference voltage
- input terminal
- current supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体記憶装置、特にエミソタ力ソブルドロジ
ソク（ＥＣＬ）形のランダムアクセスメモリ （ＲＡＭ
）に関する。
ソク（ＥＣＬ）形のランダムアクセスメモリ （ＲＡＭ
）に関する。
ＢＣＬ ＲＡＭでは、各メモリセルの記憶情報を保持す
るための保持電流とメモリセルア宇レイの周辺回路で用
いられる電流とを必要とする。ここで周辺回路とは、情
報の書込み、読出し回路、アドレス選択を行うデコーダ
回路、及び入出力ゲート。
るための保持電流とメモリセルア宇レイの周辺回路で用
いられる電流とを必要とする。ここで周辺回路とは、情
報の書込み、読出し回路、アドレス選択を行うデコーダ
回路、及び入出力ゲート。
バッファ回路等のメモリセルア子レイ以外の回路を示し
ている。
ている。
このようなＥＣＬ ＲＡＭでは、書込みあるいは読出し
等の動作をしていない場合でも、常に周辺回路に電流が
流れ無効な電力を消費するという問題を有している。
等の動作をしていない場合でも、常に周辺回路に電流が
流れ無効な電力を消費するという問題を有している。
従って本発明は上述の問題点を改善するものであり、複
数のメモリセルと、該各メモリセルに記憶情報保持用の
保持電流を供給する第１電流供給回路と、前記メモリセ
ルの周辺回路と、該周辺回路に電流を供給する第２電流
供給回路と、所定の入力端子に通常の入力レベルより大
幅に高い所定電圧あるいは大幅に低い所定電圧が印加さ
れた場合は前記第２電流供給回路からの電流供給を禁止
する回路とを備えたことを特徴としている。
数のメモリセルと、該各メモリセルに記憶情報保持用の
保持電流を供給する第１電流供給回路と、前記メモリセ
ルの周辺回路と、該周辺回路に電流を供給する第２電流
供給回路と、所定の入力端子に通常の入力レベルより大
幅に高い所定電圧あるいは大幅に低い所定電圧が印加さ
れた場合は前記第２電流供給回路からの電流供給を禁止
する回路とを備えたことを特徴としている。
所定の入力端子に通常の入力レベルより大幅に高い所定
電圧あるいは大幅に低い所定電圧が印加された場合は周
辺回路への電流供給を禁止するようにしているため、長
時間書込み、読出し等の動作を行わない場合等にこのよ
うな所定電圧を所定の入力端子に印加するようにシステ
ムを構成しておけば消費電力を大幅に低減できることに
なる。
電圧あるいは大幅に低い所定電圧が印加された場合は周
辺回路への電流供給を禁止するようにしているため、長
時間書込み、読出し等の動作を行わない場合等にこのよ
うな所定電圧を所定の入力端子に印加するようにシステ
ムを構成しておけば消費電力を大幅に低減できることに
なる。
以下図面を用いて本発明の詳細な説明を行う。
第１図は本発明の一実施例の全体を概略的に表わしてい
る。同図において、ＩＯはＥＣＬ ＲＡＭ、１２は複数
のメモリセルを配列して成るメモリセルア乎レイ、１４
は各メモリセルに記憶情報保持用の保持電流を供給する
電流源、１６は書込み。
る。同図において、ＩＯはＥＣＬ ＲＡＭ、１２は複数
のメモリセルを配列して成るメモリセルア乎レイ、１４
は各メモリセルに記憶情報保持用の保持電流を供給する
電流源、１６は書込み。
読出し回路、アドレス選択を行うデコーダ回路、及び入
出力ゲート、バ・２７１回路等の周辺回路、１８は周辺
回路１６へ電流を供給する電流源の電流制御用トランジ
スタをそれぞれ示している。これらのトランジスタ１８
のベースは基準電圧発生回路２０に接続されており、こ
の回路２０から出力される基準電圧ＶＲによって通常は
供給電流を一定に維持する制御が行われる。基準電圧発
生回路２０はＥＣＬ ＲＡＭ １０が元から備えている
所定の入力端子２２、例えばチップセレクト信号の入力
端子、に接続°されている。入力端子２２に通常の人力
レベルより大幅に高いかあるいは低い所定電圧が印加さ
れると、基準電圧発生回路２０は周辺回路１６への電流
供給をしゃ断するような信号をトランジスタ１８に送る
。この点については第２図〜第９図を用いて詳細に説明
する。
出力ゲート、バ・２７１回路等の周辺回路、１８は周辺
回路１６へ電流を供給する電流源の電流制御用トランジ
スタをそれぞれ示している。これらのトランジスタ１８
のベースは基準電圧発生回路２０に接続されており、こ
の回路２０から出力される基準電圧ＶＲによって通常は
供給電流を一定に維持する制御が行われる。基準電圧発
生回路２０はＥＣＬ ＲＡＭ １０が元から備えている
所定の入力端子２２、例えばチップセレクト信号の入力
端子、に接続°されている。入力端子２２に通常の人力
レベルより大幅に高いかあるいは低い所定電圧が印加さ
れると、基準電圧発生回路２０は周辺回路１６への電流
供給をしゃ断するような信号をトランジスタ１８に送る
。この点については第２図〜第９図を用いて詳細に説明
する。
第２図は第１図の基準電圧発生回路２０の一構成例を表
わしている。周辺回路１６の電流源用基準電圧を発生す
る回路は従来より存在しており、これは、第２図の回路
から破線２４で囲む部分を除いたものである。この回路
は２６ 、２８ 、３０で示す３つの部分からなる。即
ち、２６で示す部分は、電源電圧ＶＥＥよりダイオード
Ｄ１及びＤ２の順方向電圧だけ高い基準電圧■Ｒ□を発
生する回路であり、２８の部分は、電源電圧ＶＥＲに関
してフィードバック制御を行い、電源電圧νＩｌ！Ｅが
変化しても一定の電流を供給できるような基準電圧ｖＲ
２を発生する回路であり、３０の部分は、温度が変化し
ても一定の電流を供給できるように温度補償した基準電
圧ＶＲ３を発生する回路である。
わしている。周辺回路１６の電流源用基準電圧を発生す
る回路は従来より存在しており、これは、第２図の回路
から破線２４で囲む部分を除いたものである。この回路
は２６ 、２８ 、３０で示す３つの部分からなる。即
ち、２６で示す部分は、電源電圧ＶＥＥよりダイオード
Ｄ１及びＤ２の順方向電圧だけ高い基準電圧■Ｒ□を発
生する回路であり、２８の部分は、電源電圧ＶＥＲに関
してフィードバック制御を行い、電源電圧νＩｌ！Ｅが
変化しても一定の電流を供給できるような基準電圧ｖＲ
２を発生する回路であり、３０の部分は、温度が変化し
ても一定の電流を供給できるように温度補償した基準電
圧ＶＲ３を発生する回路である。
このような従来の回路に本実施例では破線２４で囲む回
路が付加されている。端子３２はＥＣＬＲＡＭ １０の
入力端子２２へ接続されており、この入力端子２２へは
通常の入力レベルとして“Ｈ″レヘルｖ工Ｈ＝ −０，
８５ｖ 、 ” ｔ、”Ｌ／ ヘ／Ｌ／ ＶＩＬ ＝
１ 、７５Ｖの信号が印加される。さらに、入力端子
２２にはこのＥＣＬ ＲＡＭ １０を長時間アクセスす
ることがない場合待機状態であるとして、通常の入力レ
ベルより大幅に高いレベルの信号、本実施例ではＯＶの
信号、が印加される。第３図はこれらの信号を表わして
いる。
路が付加されている。端子３２はＥＣＬＲＡＭ １０の
入力端子２２へ接続されており、この入力端子２２へは
通常の入力レベルとして“Ｈ″レヘルｖ工Ｈ＝ −０，
８５ｖ 、 ” ｔ、”Ｌ／ ヘ／Ｌ／ ＶＩＬ ＝
１ 、７５Ｖの信号が印加される。さらに、入力端子
２２にはこのＥＣＬ ＲＡＭ １０を長時間アクセスす
ることがない場合待機状態であるとして、通常の入力レ
ベルより大幅に高いレベルの信号、本実施例ではＯＶの
信号、が印加される。第３図はこれらの信号を表わして
いる。
通常の人力レベルの信号が印加された場合、例えば″Ｈ
″レベルの信号（Ｖ ＝−０，８５Ｖ）が印加された
場合、トランジスタＴ１がオンとなり、トランジスタの
ペースエミッタ間電圧降下は０．８Ｖ程度であるから、
トランジスタＴ２のベースに印加される電圧は−１，６
５Ｖ程度となる。一方、ダイオードＤ３とトランジスタ
Ｔ２のエミッタベース間の電圧降下は１．６ Ｖ程度で
あるのでこのトランジスタＴ２はオンとなり、従ってト
ランジスタＴ３もオンとなる。その結果、トランジスタ
Ｔ４〜Ｔ６は全てオフとなるから、基準電圧発生回路路
１６に電流供給が行われる。“Ｌ”レベルの信号が印加
された場合も同様である。
″レベルの信号（Ｖ ＝−０，８５Ｖ）が印加された
場合、トランジスタＴ１がオンとなり、トランジスタの
ペースエミッタ間電圧降下は０．８Ｖ程度であるから、
トランジスタＴ２のベースに印加される電圧は−１，６
５Ｖ程度となる。一方、ダイオードＤ３とトランジスタ
Ｔ２のエミッタベース間の電圧降下は１．６ Ｖ程度で
あるのでこのトランジスタＴ２はオンとなり、従ってト
ランジスタＴ３もオンとなる。その結果、トランジスタ
Ｔ４〜Ｔ６は全てオフとなるから、基準電圧発生回路路
１６に電流供給が行われる。“Ｌ”レベルの信号が印加
された場合も同様である。
端子３２゛にＯＶの信号が印加されると、トランジスタ
Ｔ１がオンしてもトランジスタＴ２のベースに印加され
る電圧は−０，８ｖ程度となるため、このトランジスタ
Ｔ２はオフとなり、従ってトランジスタＴ３もオフとな
る。その結果トランジスタＴ４〜Ｔ６が全てオンとなる
。これにより、ＶＲ１＃ ＶＢ２ ｐ及びＶＢ３はいず
れもＶＦ、Ｆ、ニ近イ電圧となり、その結果、周辺回路
用電流源のトランジスタ１８が全てオフとなって周辺回
路１６の電流供給がしゃ断される。
Ｔ１がオンしてもトランジスタＴ２のベースに印加され
る電圧は−０，８ｖ程度となるため、このトランジスタ
Ｔ２はオフとなり、従ってトランジスタＴ３もオフとな
る。その結果トランジスタＴ４〜Ｔ６が全てオンとなる
。これにより、ＶＲ１＃ ＶＢ２ ｐ及びＶＢ３はいず
れもＶＦ、Ｆ、ニ近イ電圧となり、その結果、周辺回路
用電流源のトランジスタ１８が全てオフとなって周辺回
路１６の電流供給がしゃ断される。
第４図は第３図に示す如きレベルの信号を発生する回路
の一例を示しており、このＥＣＬ ＲＡＭ １０を含む
システムに備えられるものである。第５図（Ｂ）に示す
如きチップセレクト信号（ＣＳ信号）はインバータ３４
を介して出力される。一方、ＥＣＬ ＲＡＭ １０を長
時間アクセスしないような場合線、これが待機状態であ
るとして、第５図（Ａ）に示す如く“Ｈ″レベルパワー
ダウンモード制御信号が発生せしめられ、インバータ３
６及びダイオード３８を介してトランジスタ４０のベー
スに印加される。その結果、パワーダウンモード時はト
ランジスタ４０がオンとなって出力が強制的にＯｖとな
る。従ってこの回路からは第５図（Ｃ）に示す如き信号
がチップセレクト信号として最終的に出力されることと
なる。
の一例を示しており、このＥＣＬ ＲＡＭ １０を含む
システムに備えられるものである。第５図（Ｂ）に示す
如きチップセレクト信号（ＣＳ信号）はインバータ３４
を介して出力される。一方、ＥＣＬ ＲＡＭ １０を長
時間アクセスしないような場合線、これが待機状態であ
るとして、第５図（Ａ）に示す如く“Ｈ″レベルパワー
ダウンモード制御信号が発生せしめられ、インバータ３
６及びダイオード３８を介してトランジスタ４０のベー
スに印加される。その結果、パワーダウンモード時はト
ランジスタ４０がオンとなって出力が強制的にＯｖとな
る。従ってこの回路からは第５図（Ｃ）に示す如き信号
がチップセレクト信号として最終的に出力されることと
なる。
第６図は第１図の基準電圧発生回路２０の他の構成例を
表わしている。この例は、通常の入力レベルｖ１Ｈ１Ｖ
１Ｌ、Ｊ１．り大幅に低いＶＥＥ （第７図参照）が端
子３２に印加された場合にのみトランジスタＴ４〜Ｔ６
がオンとなるように構成されている。その他の構成及び
動作は、第２図の回路にほぼ準じている。
表わしている。この例は、通常の入力レベルｖ１Ｈ１Ｖ
１Ｌ、Ｊ１．り大幅に低いＶＥＥ （第７図参照）が端
子３２に印加された場合にのみトランジスタＴ４〜Ｔ６
がオンとなるように構成されている。その他の構成及び
動作は、第２図の回路にほぼ準じている。
第８図は第７図に示す如きレベルの信号を発生する回路
例である。第４図の如きゲートで構成するとＶＥＲを発
生することが難しいため、第８図のようにＥＣＬ回路で
構成されている。機能及び動作等については第４図の場
合とほぼ同じである。
例である。第４図の如きゲートで構成するとＶＥＲを発
生することが難しいため、第８図のようにＥＣＬ回路で
構成されている。機能及び動作等については第４図の場
合とほぼ同じである。
第９図は、第８図の入力及び出力信号のタイムチャート
であり、（Ａ）はパワーダウンモード制御信号、（Ｂ）
は入力するチップセレクト信号、（Ｃ）は最終的にこの
回路から出力されＥＣＬ ＲＡＭ１０の入力端子２２に
送られるチップセレクト信号である。
であり、（Ａ）はパワーダウンモード制御信号、（Ｂ）
は入力するチップセレクト信号、（Ｃ）は最終的にこの
回路から出力されＥＣＬ ＲＡＭ１０の入力端子２２に
送られるチップセレクト信号である。
以上説明したように本発明によれば、所定の入力端子に
通常の入力レベルより大幅に高いかあるいは低い所定電
圧が印加された場合は周辺回路への電流供給を禁止する
ようにしているため、長時間そのＲＡＭをアクセスしな
い場合にそのＲＡＭのメモリセルアレイ周辺回路への電
流供給をしゃ断でき、その分、電力を低減できる。特に
ＦＩＣＬＲＡＭでは、周辺回路での電力消費が非常に大
きいため、本発明によれば消費電力を大幅に少くするこ
とができる。その結果配線容量を小さくでき、また発熱
を低く抑えることができる。しかも本発明によれば従来
から用いられている入力端子を共用することができるの
で新たに入力端子を追加する必要が全くない。
通常の入力レベルより大幅に高いかあるいは低い所定電
圧が印加された場合は周辺回路への電流供給を禁止する
ようにしているため、長時間そのＲＡＭをアクセスしな
い場合にそのＲＡＭのメモリセルアレイ周辺回路への電
流供給をしゃ断でき、その分、電力を低減できる。特に
ＦＩＣＬＲＡＭでは、周辺回路での電力消費が非常に大
きいため、本発明によれば消費電力を大幅に少くするこ
とができる。その結果配線容量を小さくでき、また発熱
を低く抑えることができる。しかも本発明によれば従来
から用いられている入力端子を共用することができるの
で新たに入力端子を追加する必要が全くない。
第１図は本発明の一実施例の全体の概略構成図、第２図
は基準電圧発生回路の一例の回路図、第３図は第２図の
基準電圧発生回路に印加される信号の波形図、第４図は
第３図の信号を発生する回路例のブロック図、第５図は
第４図の回路における信号のタイムチャート、第６図は
基準電圧発生回路の他の例の回路図、第７図は第６図の
基準電圧発生回路に印加される信号の波形図、第８図は
第７図の信号を発生する回路例の回路図、第９図は第８
図の回路における信号のタイムチャートである。 １０・−ＥＣＬ ＲＡＭ、 １２−・・メモリセル
アレイ、１４−電流源、 １６−周辺回路、１８
・−トランジスタ、 ２０−基準電圧発生回路、２２−
・入力端子。
は基準電圧発生回路の一例の回路図、第３図は第２図の
基準電圧発生回路に印加される信号の波形図、第４図は
第３図の信号を発生する回路例のブロック図、第５図は
第４図の回路における信号のタイムチャート、第６図は
基準電圧発生回路の他の例の回路図、第７図は第６図の
基準電圧発生回路に印加される信号の波形図、第８図は
第７図の信号を発生する回路例の回路図、第９図は第８
図の回路における信号のタイムチャートである。 １０・−ＥＣＬ ＲＡＭ、 １２−・・メモリセル
アレイ、１４−電流源、 １６−周辺回路、１８
・−トランジスタ、 ２０−基準電圧発生回路、２２−
・入力端子。
Claims (1)
- 【特許請求の範囲】 １、複数のメモリセルと、該各メモリセルに記憶情報保
持用の保持電流を供給する第１電流供給回路と、前記メ
モリセルの周辺回路と、該周辺回路に電流を供給する第
２電流供給回路と、所定の入力端子に通常の入力レベル
より大幅に高い所定電圧あるいは大幅に低い所定電圧が
印加された場合は前記第２電流供給回路からの電流供給
を禁止する回路とを備えたことを特徴とする半導体記憶
装置。 ２、前記禁止回路が、前記第２電流供給回路の供給電流
を制御する基準電圧を発生する回路である特許請求の範
囲第１項記載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59120669A JPS61995A (ja) | 1984-06-14 | 1984-06-14 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59120669A JPS61995A (ja) | 1984-06-14 | 1984-06-14 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61995A true JPS61995A (ja) | 1986-01-06 |
Family
ID=14791984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59120669A Pending JPS61995A (ja) | 1984-06-14 | 1984-06-14 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61995A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4905197A (en) * | 1985-03-18 | 1990-02-27 | Nec Corporation | Semiconductor memory having circuitry for discharging a digit line before verifying operation |
-
1984
- 1984-06-14 JP JP59120669A patent/JPS61995A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4905197A (en) * | 1985-03-18 | 1990-02-27 | Nec Corporation | Semiconductor memory having circuitry for discharging a digit line before verifying operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4151611A (en) | Power supply control system for memory systems | |
| US5804893A (en) | Semiconductor device with appropriate power consumption | |
| EP0031386A1 (en) | Semiconductor memory device | |
| US3703710A (en) | Semiconductor memory | |
| US4800529A (en) | Semiconductive memory device with current control and comparison means to reduce power consumption and increase operating speed | |
| KR900005444A (ko) | 속기 기능을 지닌 반도체 메모리 장치 | |
| US6335895B1 (en) | Semiconductor storage device and system using the same | |
| JPS5846794B2 (ja) | メモリ・アレイ | |
| US5280451A (en) | Signature circuit for non-volatile memory device | |
| KR970029795A (ko) | 반도체 기억장치 | |
| KR20040008333A (ko) | 반도체 메모리 장치 내부전원전압발생기를 제어하는 회로및 방법 | |
| US5875132A (en) | Semiconductor memory device for storing data comprising of plural bits and method for operating the same | |
| WO2006033070A1 (en) | Memory control with selective retention | |
| US4127899A (en) | Self-quenching memory cell | |
| KR920006974A (ko) | 다이너믹형 반도체기억장치 | |
| JPS61995A (ja) | 半導体記憶装置 | |
| JPS6061988A (ja) | 半導体メモリ | |
| JPS5849951B2 (ja) | マルチ・アクセス・メモリ | |
| JPS63122092A (ja) | 半導体記憶装置 | |
| US4593383A (en) | Integated circuit memory | |
| JPH0777075B2 (ja) | デコーダ−ドライバ回路 | |
| JPH01130390A (ja) | 配線スイッチ回路 | |
| JPS6196588A (ja) | 半導体記憶装置 | |
| JP2616184B2 (ja) | 半動体メモリ装置 | |
| US4432076A (en) | Bipolar static semiconductor memory device with a high cell holding margin |