JPS621036A - マルチモ−ドマイクロプロセツサにおいてプログラムを実行する方法及びオペレ−テイングシステム - Google Patents
マルチモ−ドマイクロプロセツサにおいてプログラムを実行する方法及びオペレ−テイングシステムInfo
- Publication number
- JPS621036A JPS621036A JP61083195A JP8319586A JPS621036A JP S621036 A JPS621036 A JP S621036A JP 61083195 A JP61083195 A JP 61083195A JP 8319586 A JP8319586 A JP 8319586A JP S621036 A JPS621036 A JP S621036A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- microprocessor
- interrupt
- computer
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/468—Specific access rights for resources, e.g. using capability register
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
産業上の利用分野
本発明は、マルチモードマイクロプロセッサにおいてコ
ンピュータプログラムを実行する改良された方法、及び
このようなマイクロプロセッサに使用する改良されたオ
ペレーティングシステムに係る。 従来の技術 新たに設計されるマイクロプロセッサは、大型のメモリ
アドレス機構と１機能を促進するように変更されたアー
キテクチャを含む傾向がある。 このようなマイクロプロセッサを新規なコンピュータシ
ステムに使用すると、機能が促進されたことによりこれ
までのコンピュータよりも機能的に優れたコンピュータ
となることがしばしばある。 この新規なコンピュータは、これまでのものよりも機能
面で幾つかの利点を有しているが、改良されたマイクロ
プロセッサを用いたコンピュータは。 必ずしも商業的に成功を収めることにはならない。 ｒソフトウェア」とも称するコンピュータプログラムは
、そのマイクロプロセッサに専用のものである。それ故
、新規なマイクロプロセッサを用いたコンピュータを市
場に出した時には、一般に、このコンピュータで動作で
酋るソフトウェアが殆どないか又は全くないことになる
。これまでのマイクロプロセッサに対して書かれている
既存のソフトウェアは、新規なコンピュータＩこ適合さ
せることができない。その結果、このような新規なコン
ピュータは、消費者の側からそのコンピュータ警こ適し
たソフトウェアを入手できることが分かるまで、活発し
こ販売できないことがしばしばある５更に、既存のコン
ピュータのソフトウェアライブラリを所有している消費
者は、全く新しいソフトウェア（二投資しなければなら
ないような新規なコンピュータを買いたがらない。この
問題に加えて。 ソフトウェアの作家や発行者は、新規なマイクロプロセ
ッサを組み込んだコンピュータの販売が充分に活発化さ
れてソフトウェアの購入グループが比
ンピュータプログラムを実行する改良された方法、及び
このようなマイクロプロセッサに使用する改良されたオ
ペレーティングシステムに係る。 従来の技術 新たに設計されるマイクロプロセッサは、大型のメモリ
アドレス機構と１機能を促進するように変更されたアー
キテクチャを含む傾向がある。 このようなマイクロプロセッサを新規なコンピュータシ
ステムに使用すると、機能が促進されたことによりこれ
までのコンピュータよりも機能的に優れたコンピュータ
となることがしばしばある。 この新規なコンピュータは、これまでのものよりも機能
面で幾つかの利点を有しているが、改良されたマイクロ
プロセッサを用いたコンピュータは。 必ずしも商業的に成功を収めることにはならない。 ｒソフトウェア」とも称するコンピュータプログラムは
、そのマイクロプロセッサに専用のものである。それ故
、新規なマイクロプロセッサを用いたコンピュータを市
場に出した時には、一般に、このコンピュータで動作で
酋るソフトウェアが殆どないか又は全くないことになる
。これまでのマイクロプロセッサに対して書かれている
既存のソフトウェアは、新規なコンピュータＩこ適合さ
せることができない。その結果、このような新規なコン
ピュータは、消費者の側からそのコンピュータ警こ適し
たソフトウェアを入手できることが分かるまで、活発し
こ販売できないことがしばしばある５更に、既存のコン
ピュータのソフトウェアライブラリを所有している消費
者は、全く新しいソフトウェア（二投資しなければなら
ないような新規なコンピュータを買いたがらない。この
問題に加えて。 ソフトウェアの作家や発行者は、新規なマイクロプロセ
ッサを組み込んだコンピュータの販売が充分に活発化さ
れてソフトウェアの購入グループが比
【ＩＩ２的大規模
なものとなるまで、そのマイクロプロセッサのソフトウ
ェアを作りたがらないこともしばしばある。消費者とソ
フトウェアの作家の両方の側から「待ちながら様子を見
よう」とするこの姿勢は、新規なマイクロプロセッサ及
びこのマイクロプロセッサを用いたコンピュータの成功
性を妨げることになる。 新規なマイクロプロセッサの設計者は、２つのモードで
動作するように新規なマイクロプロセッサを設計するこ
とによってこの問題を解決しようと試みている。この場
合、第１のモードでは。 マイクロプロセッサが従来のマイクロプロセッサをエミ
ュレートし、その従来のマイクロプロｆ ７すに対して
書かれた既存のプログラムを実行する６第２のモードで
は、マイクロプロセッサがその促進された機能を完全に
使用する。このような設計の場合、マイクロプロセッサ
を用いたコンピュータシステムの製造者は、従来のマイ
クロプロセッサに対して書かれた既存のプログラム全部
をそれらのコンピュータで作動できるという文句で広告
活動を行なうことができ、従って、 （理論的には）コ
ンピュータの販売を、この新規な促進されたモ−ドで作
動するように！２計したプログラムをソフトウェア作家
に書き始めさせるところまで活発化することができる。 このようなシステムの１つが、米国カリフォルニア州す
ンタクジラのインテル社（Ｉｎｔｅｌ Ｃｏｒｐ。 ｒａｔｉｏｎ）によって１２逍されたＩｎｔｅｌ ８０
２８６である。 このＩｎｔｅｌ ８０２８６の設計及び動作は、参考と
してここに取り上げるインテル社から入手することので
きるｒｉＡＰＸ ２８６ニユーメリソクサブレメントを
含む１ＡＰＸ ２８６プログラマーズ・リファレンス・
マニュアル（ｉＡＰＸ ２８６ Ｐｒｏｇｒａｍｍｅ
ｒ’ｓ ＲｅｆｅｒｅｎｃｅＭａｎｕａｌ Ｉｎｃ
ｌｕｄｉｎｇｔｈｅ １ＡＰＸ ２８６ Ｎｕｍａ
ｒｉｃＳｕｐｐｌｅｍｅｎｔ） Ｊと題する出版物に詳
細に述べられている。 Ｉｎｔｅｌ ８０２８６ （以下、８０２８６と称する
）は、２つのモートで作動する。［リアルモードｊと称
する第１のモードにおいては、この８０２８６が、８０
８８マイクロブロセソサフ７ミリであるインテル社の従
来の８０８６のアーキテクチャをエミュレートし。 これは５例えば、 ＩＢＭ ＰＣ及びこれに対応するコ
ンピュータに使用されるものである。従って８０２８６
マイクロプロセツサを組み込んだコンピュータ。 例えば、ＩＢＮ ＰＣ／ＡＴは、ＩＢＮ ＰＣ及びこれ
に対応するコンピュータに対して書かれた既存の８０８
６プログラムで動作することができる。 「保護モード」と称する第２のモードでは。 ８０２８６アーキテクチヤは、大型のメモリアドレス機
構、促進されたマルチタスクサポート機構及び複雑な保
護機構を備えている。 発明が解決しようとする問題点 リアルモードでは、既存の８０８６プログラムを走らせ
ることができるが、リアルモードに関連した幾つかの制
約がある。第１に、アドレスできる物理的なメモリの大
きさが１メガバイトに制限される。（ＩＢＭＡＴのよう
な成るコンピュータの場合は、プログラムに使用できる
物理的なメモリの大きさが更に６４０Ｋに制限される。 ）第２に、リアルモードでは、マルチタスクにとって所
望される機能であるメモリレロケーションを行なうこと
ができない、第３に、リアルモードでは、ユーザ又はタ
スクからの干渉が激しくなるマルチタスク及びネットワ
ーク環境において必要とされる機能であるメモリ保護機
能が与えられない。 リアルモードの前記欠点により、８０２８６は、一方の
モードから他方のモードへ頻繁に切り換えられるように
設計されていない、 ８０２８６は、リアルモードで初
期化され、８０２８６によって与えられる命令によって
保護モードに切り換えることができる。保護モードから
リアルモードに切り換える方法もしくは命令は８０２８
６によって与えられない。 保護モードからリアルモートに′６１帰するには、マイ
クロプロセッサをリセットすることが必要とされる。従
って、８０２８６の設計者は、これを一方のモード又は
他方のモードで使用し、リアルモードの動作を保護モー
ドの動作と分離し、ひいては、保護モードのプログラム
をリアルモードの非保護Ｑｂ’ｔから分離するようにし
ている。 不都合なことｔこ、このような分離は、効率という観点
から望ましいものではない、効率的な動作については、
８０２８６を組み込んだマイクロコンピュータのオペレ
ーティングシステムもしくは’ＤＯ５’ が、マルチタ
スク環境においてリアルモードプログラムと保護モード
プログラムを混合した状態で作動できねばならない。 問題点を解決するための手段 太発明の目的は、マルチモードマイクロプロセッサを作
動する方法であって、マイクロプロセッサの種々のモー
ドで作動するように数計されたプログラムの混合体をマ
ルチタスク環境において効率的に実行できるような改良
さｎた方法を提供することである。 不発明の別の目的は、別の好ましい実施例において、個
々の作動モードの機能を最大にするような方法を提供す
ることである。 本発明の更に別の目的は、既存のシステムに最小限のハ
ードウェアの追加しか必要としないような方法を提供す
ることである。 本発明の更に別の目的は、マルチモードマイクロプロセ
ッサを用いたコンピュータのための改良されたオペレー
ティングシステムを提供することである。 本発明の更に別の目的は、別の好ましい実施例において
、保護モードと非保護モードとを有するマルチモードマ
イクロプロセッサに使用されて非保護モードで作動する
時に保護機能を促進するような改良されたシステム設計
を提供することである。 本発明の更に別の目的は、好ましい実施例において、Ｉ
ｎｔｅｌ ８０２８６のようなマイクロプロセッサのマ
ルチタスク機能を増進する方法を提供することである。 本発明の更に別の目的は、Ｉｎｔｅｌ ８０２８６を用
いたＩＢＮ ＰＣ／ＡＴの如きコンピュータに使用する
よう設計された方法であって、マルチモードタスクのモ
ード切り換え環境において上記コンピュータを最適に作
動させるような方法を提供することである。 これらの目的及び以下の説明から明らかとなる別の目的
は、マルチモードマイクロプロセッサにおいてプログラ
ムを混合して実行するようにモードを切り換える改良さ
れた方法を提供することによって達成される。成るモー
ドから別のモードへ切り換えるためにリセットしなけれ
ばならないようなマイクロプロセッサに用いるよう設計
された本発明の好ましい実施例では、リセットハードウ
ェアをできるだけ効率的に作動することによってモード
の切り換えを行なうのが好ましい、マイクロプロセッサ
がリセットされた後、改良されたブートアップソフトウ
ェアにより、リセットがソフトウェア制御のもとて（モ
ード切り換えリセットを示す）開始されたかどうかが決
定され、もしそうであれば、ブートアップソフトウェア
の通常の初期化ルーチンがバイパスされる。リセット手
順の間には、ダイレクトメモリアクセス及び割込みを処
理するような特定の構成にされるのが好ましい。 本発明の好ましい実施例においては、オペレーティング
システムの少なくとも一部分が含まれていて、これが、
全てのモードで実行できる装置ドライバ及び割込みサー
ビスルーチンを含んでぃろのが好ましい、全てのモード
に共通したメモリアドレス方法を使用できないようなマ
イクロプロセッサの場合は、本発明の別の好ましい実施
例において、オペレーティングシステムのサブルーチン
のベースアドレスを選択してマルチモードアドレス動作
を可能とするような改良された方法が提供される。 Ｉ
ｎｔｅｌ ８０２８６及びこれと同様のアーキテクチャ
を有するマイクロプロセッサに用いるように設計された
好ましい実施例では、保護モードのマツピングアーキテ
クチャに適合するフォーマントであるようなリアルメモ
リセグメントのベース値を選択し、そして保護モードの
記述子テーブルを構成して、リアルモードで得られたも
のと同じベースアドレスを形成するという段階が含まれ
る。従って、装置トライバ、割込みサービスルーチン、
及び両方のモードで頻繁に使用されるオペレーティング
システムの部分は、このように選択されたリアルメモリ
内の位置に配置される。 又、Ｉｎｔｅｌ ８０２８６マイクロブロセソサに使用
するための好ましい実施例では、装置トライバによって
指定されたＩ１０位置のアドレスを検査し、現在モード
の所望のメモリ位置をアドレスする３２ビツト（セグメ
ント：オフセット）ポインタを形成するようなオペレー
ティングシステムサブルーチンが含まれるのが好ましい
、システムが保護モードにある時には、サブルーチンが
この結果を得るようにＧＤＴ又はＬＤＴをプログラムす
る。 システムがリアルモードにある時には、サブルーチンが
内部診断命令を用いてリアルモードアドレスを発生し、
８０２８６がリアルモードにおいても１メガバイトより
上のメモリ位置をアドレスするようにさせるのが好まし
い、或いは又、１メガバイ゛トより上のメモリアドレス
に記憶しようとする情報は、システムがリアルモードに
ある間に１メガバイトより下のアドレスでバッファに一
時的に記憶しておいて、システムが保護モードに切り換
わった時に１メガバイトより上の所望のメモリ位置に転
送することができる。 又、Ｉｎｔｅｌ ８０２８６マイクロプロセツサに使用
するための好ましい実施例では、８０８６のプログラム
と８０２８６との適合の問題を解消するように構成され
た段階を含むのが好ましい、システムの性質にもよるが
、アドレスラインＡ２０の影響をなくすためのソフトウ
ェアの変更や補助的なハードウェア素子の追加も行われ
る。 好ましい実施例では、それ自身の割込み処理ルーチンの
アドレスをハードウェア割込みベクトルテーブルに記憶
する既存のリアルモードプログラムを処理するための手
段が含まれている。特殊なコードにより、ＤＯ８は、こ
のような割込み処理ルーチンによって要求された時にリ
アルモードにモードを切り換えそして保護モードに戻っ
て、割り込まれたプログラムの実行を続けることができ
る。 割込みベクトルをフックするプログラムに使用するよう
に設計された別の好ましい実施例では、マルチタスク環
境においてこのようなプログラムによって生じる問題を
解消する手段が含まれる。 ＤＯ３は、ハードウェアベクトルテーブルを監視してア
プリケーションプログラムによりフック状態を検出し、
適当な時期にこのアプリケーションプログラムの割込み
処理ルーチンへ制御を移行させるディスパッチャを含ん
でいる。１つの好ましい実施例では、ディスパッチャの
動作を容易にするため、割込みベクトルがハードウェア
割込みテーブル内の新たな位置へ移動される。 又、更に別の好ましい実施例では、リアルモードにおい
てプログラムに使用できるメモリの量を増大する技術が
含まれる。先ず、ＤＯ３の６４Ｋがメモリの１メガバイ
ト位置に配置される。更に、比較的大きく且つ頻繁に使
用されないか又は比較的速度の遅いＤＯ５の部分がメモ
リ内で１メガバイト上に配置され、保護モードの場合に
のみ使用される１本発明のモード切り換え技術により。 このようなりＯＳコードは、必要に応じて保護モードに
切り換えたり保護モードから切り換えたりすることによ
りリアルモードプログラムでアクセスすることができ、
所要の動作を実行することができる６ 更に別の好ましい実施例では、リアルモードプログラム
で動作している時に保護機能を促進するための補助的な
保護ハードウェアを設けることができる。有効Ｉ１０ア
ドレスのリストに対してＣＰＵによって試みられた各々
の工／○動作をチェックするために■／○マスキングハ
ードウェアを設けることができる。更に、補助ＲＡＭに
記憶された許可されたアドレスのリストに対しＣＰＵに
よって試みられた各々のメモリ動作をチェックするため
にメモリ保護ハードウェアを設けることもできる。 実施例 本発明は、Ｉｎｔｅｉ ８０２８６マイクロプロセツサ
で実施するように構成された好ましい実施例を説明する
ことによって最も良く理解されよう１本発明では、リア
ルモードプログラムと保護モードプログラムを混合して
８０２８６において性能を損なうことなく実行すること
ができる０両方のモードで害き込まれたプログラムは、
８０２８６システムにロードされ、必要に応して、改良
されたマルチタスクオペレーティングシステムを用いて
実行される。 このオペレーティングシステムは、現在実行されている
プログラムにより必要に応じて８０２８６のモードを切
り換える手段を備えている。システムの性能を最大にす
るような更に別の手段が設けられるのが好ましい１本発
明の初期作動段階を最初に述べ１次いで１作動効率を増
大し且つ適合性の問題を解消するように構成されたモー
ド切り換え技術及び段階について説明する。最後に、リ
アルモードプログラムを実行する時に保護機能を促進す
るような別のハードウェアを用いた更に別の好ましい実
施例について説明する。 ８０２８５を組み込んだシステムで作動するアプリケー
ションプログラムは、典型的に、磁気ディスクのような
補助的な記憶ｉ［からシステムの主メモリにロードされ
る。 ８０２１１１６に対して書かれた各プログラムは
、プログラムがリアルモードで作動するように指定され
たか保護モードで作動するように指定されたかを指示す
るインジケータ即ちフラグを含んでいる。各プログラム
が主メモリにロードさ九る時に、オペレーティングシス
テムは。 それがリアルモードプログラムであるか保護モードプロ
グラムであるかを判断し、それに応じてプログラムを主
メモリ内に記憶するのが好ましい。 最良の態様の他部分を以下で述べる時に明らかとなる理
由で、本発明の方法を用いる時には、リアルモードプロ
グラムが１メガバイトより下のメモリアドレスに記憶さ
れモして保護モードプログラムが１メガバイトより上の
メモリ位置に記憶されるのが好ましい。 各プログラムがシステムの主メモリにロードされる時に
は、プログラムの名前、サイズ、メモリ位置及び形式（
リアル又は保護）といった情報を含む記録が形成される
。実行する時には、本発明によるオペレーティングシス
テムは、プログラムの形式と、マイクロプロセッサの現
在モードとをチェックし、必要に応じて、以下で述べる
ようにモード切り換え信号を発生する。 モード切り換え ８０２８６を最初に作動する時には、これがリアルモー
ドで初期化される。リアルモードから保護モードへの切
り換えは、この目的のために８０２８６によって与えら
れる命令で行われる０本発明においては、保護モードか
らリアルモードへの切り換えは１次のように行われる。 先ず始めに、マイクロプロセッサがリセットされる。
８０２８６は、保護モードからリアルモードへの切り換
え方法を備えていないから、マイクロプロセッサをリセ
ットして保護モードからリアルモードへ復帰することが
必要である。実際のリセット信号は、この目的で構成さ
れたハードウェア素子によって発生される。リセット信
号の作動は種々の技術によって達成できる１例えば、リ
セット信号は、Ｉ１０ボートを用いて発生され、リセッ
トハードウェアに信号を送り、ＣＰＵリセット信号を発
生することができる。このような技術は、殆どの８０２
８６システムにおいてリセットを行なうように意図され
た樟準的な方法であるが、８０２０６を組み込んだ成る
システム、例えば、ＩＢＮ ＰＣ／ＡＴでは、このよう
な技術を用いると、比較的速度が遅くなることが分かっ
ている。従って、本発明の方法をＩＢＮ ＰＣ／ＡＴコ
ンピュータに関連して使用する時には、保護モードにお
いて「三重欠陥」信号を発生することによってリセット
を行なうのが好ましい、この三重欠陥信号は、保護モー
ドにおいて３つの別々の保護違反を意図的に犯すことに
よって発生される。 ＩＢＭ ＰＣ／ＡＴに見られるよ
うな補助的な監視回路を設けて、８０２８６を監視し、
三重欠陥状態を検出し、三重欠陥状態の発生時にリセッ
トハードウェアを作動することができる。このような状
態のもとでは、工／○ボートを用いて発生されるリセッ
ト信号よりも数百マイクロ秒速くＣＰＵのリセットが行
われる。 リセット信号は、典型的に、システムクロック発生チッ
プへ送られ、従って、この信号は、システムクロックと
適当に同期される。このソフトウェアで指令されるリセ
ット信号は、通常は、「一般的なシステムリセットコラ
イン或いは他のチップ、例えば、割込み制御器、装置制
御チップ又は８０２＆？共通プロセッサ（もしあれば）
へは送られない。 ８０２８６がリセットされた後、特定のチップリセット
アドレスにおいて実行を開始する。このアドレスは、通
常、ブートアップソフトウェアを含むＲＯＭに対応する
。従って、マイクロプロセッサがリセットされた時には
、通常直接的に初期化ルーチンもしくはブートアンプル
−チンに入る。 然し乍ら、保護モードからリアルモードに復帰する時に
は、マイクロプロセッサ全体を再初期化する必要もない
し又望ましくもない。従って、ブートアップソフトウェ
アのコードは、通常のブートアップ手順に入る前に、リ
セットがソフトウェア制御のもとて明確に開始されたか
（モード切り換えが行われることを示す）又は電源オン
といった外的なハードウェアに関連した事象によって開
始されたかをチェックするように変更される。このよう
な判定を行なうのに種々の方法を使用できる。 オペレーティングシステムは、特殊な値又は特殊な値の
パターンを揮発性ＲＡＭに入れることができる。ブート
アップソフトウェアがこのような値又は値のパターンを
検出した場合には、プロセッサが既に作動されていてモ
ード切り換えが行われていることが分かる。不揮発性の
ＲＡＭが存在する場合には、モード切り換えが行われて
いるかどうかを判断するためにブートアップソフトウェ
アによって質問することのできる「モード切り換えリセ
ット」フラグのための位置を確保することができる。ハ
ードウェアで発生されるリセット信号によってセットさ
れそしてソフトウェアで発生されるリセット信号によっ
てクリアされるようなハードウェアラッチを使用するこ
とができる。このラッチは１例えば、Ｉ１０ボートのよ
うなブートアップソフトウェアによって質問することが
できると共に、多くのシステムにおいては、モード切り
換えリセットを検出するフェイルセーフ手段の役目を果
たすので好ましい。 ８０２８６がリセットされる間に、システムの他部分は
動作を続けることができる。ＲＡＭの位置がプロセスに
よって撰傷を受けることはない、システムの他部分が動
作を続けられるので、リセット中には２つの予防策をと
ることが必要である。 先ず第１に、８０２８６は、リセットの間にバス許可動
作を適切に実行しないことがあるので、ダイレクトメモ
リアクセス機構の設計にもよるが、ダイレクトメモリア
クセス動作を行なわないように確保することが必要であ
る。 ８０２８６のリセット中に行なうべき第２の予防策は、
割込み処理に関するものである。リセット動作中には割
込みを不能にすると共に割込み状態を見失わないように
することが必要である。システムがエツジトリガ式の割
込みを用いている場合には、ハードウェアが入ってくる
割込みを忘れないようにしなければならない、ここに述
べる好ましい方法では、Ｉｎｔｅｌ ８２５９のような
プログラム可能な割込み制御器をシステムに使用するの
が好ましい、このようなシステムにおいては、割込みを
防ぐように８２５９マスクレジスタをプログラミングす
ることによりモード切り換え中にマスク可能な割込みが
防止される。 ８０２８６のＣＬＩ （クリア割込み
フラグ）命令を用いても同じ結果を得ることができ、割
込みが不能とされる。 モード◆リ えの効率 オペレーティングシステム環境においてモード切り換え
を実施するためには、システムの一般的な動作が低速で
あってはならない、それ故、オペレーティングシステム
は、両方のモードで実行できるように書き込むのが好ま
しい、オペレーティングシステムが１つのモードでしか
実行できないように害き込まれた場合には、一方のモー
ドで作動しているプログラムをシステムの呼出し中に強
制的に他方のモードに切り換えたり他方のモードから切
り換えたりすることになる。このため、本発明の好まし
い実施例では、オペレーティングシステムの全部又は大
部分がリアルモード及び保護モードの両方で実行できる
ように書き込まれる。 更に、１７０割込みを行なうためのモード切り換えはシ
ステムの性能を低下させるので、可能な時にはいずれか
のモードで作動できるように割込みサービスルーチンを
書き込まねばならない、装置ドライバは、タスクが装置
ドライバを用いたｌｌｏｉｐＩＩ作を要求する時と、装
置ドライバルーチンがプロセッサに対して作動する時と
の間にモード切り換えが生じることがあるので、両方の
モートで作動できることが好ましい。 ８０２８６のアーキテクチャでは、リアルモード及び保
護モードで実行されるオペレーティングシステムを設計
するよう試みた時に各モードが別々のメモリアドレス方
法を用いているために特殊な問題を招く、従って、所与
のメモリアドレスは、通常、リアルモードにおいては８
０２８６システムの物理メモリ内の１つの位置を指示し
そして保護モードにおいては８０２８６システムの物理
メモリ内の別の位置を指示する。これにより、オペレー
ティングシステムは、通常、両方のモードで作動できる
ためには各メモリ対象に対して２つのアドレス（リアル
及び保護）を維持することが必要となる。 このような要求により、オペレーティングシステムに負
担がか−ると共に、メモリアドレスの組み込まれた手順
呼出しを伴う問題が生じる。本発明では、リアルモード
及び保護モードにおいて共通にアドレスできるようにオ
ペレーティングシステムのルーチンを配置するという改
良された方法を提供することによってこの問題が解決さ
れる。どの方法の説明に先立ち、リアルモード及び保護
モードに用いられるメモリアドレス方法を説明する。 リアルモードにおいては、８０２８６が、 ８０８６プ
ロセツサのメモリアドレス方法をエミュレートする。全
てのメモリアドレス動作は、物理アドレス。 即ち「実」アドレスに関して行われる。アドレスは、次
の２つの成分を含む３２ビツトポインタによって指定さ
れる。即ち、（１）セグメントのスタートアドレスを指
定する１６ビツト量のセグメントセレクタ、及び（２）
１つのセグメント内の特定の位置の変位をバイト単位で
決定する有効アドレスオフセット、これら２つの値は、
一般に、（セグメント：オフセット）フォーマントと称
する。セグメントセレクタ及びオフセットは、第１図に
示すように合成さハて、２０ピントの物理アドレスを形
成する。セグメントのベースアドレスは、１６ビツトの
セグメントセレクタ値を、最下位４ビツトに０を有する
２０ビツト値として解釈することによって決定される０
次いで、１６ビントのオフセット値がこの２０ビツトの
セグメントベースに追加され、物理アドレスを示す２０
ビツト値が形成される。 （８０２８６は、リアルモ
ードにおいては、８０８６をエミュレートするので、セ
グメントアドレスを示す各１６ビツトの物理的な値は最
上位４ビツトがＯにセットされて２４ビツトレジスタに
実際に記憶され、リアルモードにおいてユーザに実際上
透過的となる。リアルモードアドレスのこの特性は、以
下で述べるように内部診断登用いて装置ドライバを取り
扱う好ましい実施例では重要なものとなる。） 保護モードにおいては、メモリアドレスを指定するため
に３２ビツトポインタも使用される。 メモリマネージメント機構は、３２ビツトポインタによ
って指定された論理アドレスと、このポインタによって
指定された実際の物理アドレスとの間にマツピング動作
を介在させ、物理的なメモリに拘りなく論理アドレスを
形成する。マツピングは、仮想アドレスの解釈を支配す
る多数のメモリ常駐記述子テーブルを用いることによっ
て行われる。従って、３２ビツト仮想アドレスのセグメ
ントセレクタ成分は、物理メモリ内の位置ではなくて記
述子テーブル内の特定の位置を指定する。記述子テーブ
ルは、「記述子」と称する８バイトのエンティティで構
成される。セグメントセレクタ内のインデックスフィー
ルドは、記述子テーブル内のセグメント記述子を指す、
セグメント記述子は、マイクロプロセッサの物理アドレ
ススペース内のセグメントベース位置を識別する２４ビ
ツト値を含む。 保護モードセグメントセレクタのフォーマットが第２図
に示されている。セグメントセレクタの最下位２ピント
は、８０２８６の保護機構に使用される許可ビットであ
る。セグメントセレクタのビット２は、物理メモリ位置
がグローバル記述子テーブル（ＧＤＴ）から選択される
かローカル記述子テーブル（ＬＤＴ）から選択されるか
を定めるテーブルインジケータビットである。テーブル
インジケータピントがゼロにセットされた時には。 グローバル記述子テーブルが選択される。ＧＤＴは、グ
ローバルアドレススペース用のベースメモリ位置を含み
、これは、システム巾の手順及びデータ （オペレーテ
ィングシステムを含む）に対して使用される。テーブル
インジケータビットが１にセットされた時には、セグメ
ントセレクタがローカル記述子テーブル（ＬＤＴ）を選
択し、これは、各タスクごとに別々にマスクされるロー
カルアドレススペースを選択する。 第３図は、３２ビツト仮想アドレスを用いてマイクロプ
ロセッサの物理メモリ内の位置を定める方法を概略的に
示すものである。セグメントセレクタのテーブルインジ
ケータビットは、ＧＤＴを使用するか現在のＬＤＴを使
用するかを指示し。 それに対応するＧＤＴＲ又はＬＤＴＲが適当なテーブル
のベースアドレスを与える０次いで、最上位１３ビツト
で構成されるセグメントセレクタのインデックスフィー
ルドを使用して、テーブルから適当なセグメント記述子
を選択する。プロセッサは、インデックス値に８を乗算
しく記述子当り８バイトあるので）、適当なセグメント
記述子をアクセスする。 第４図に示すように、セグメント記述子の内容は、１櫻
セグメント（アドレスが探索される物理メモリ内のセグ
メント）のベースアドレスを指示する２４ビツト値を含
んでいる０次いで、３２ビツト仮想アドレスからの１６
ビツトオフセツト値がこのセグメントベースアドレスに
加算されて物理メモリアドレスが形成される。 本発明の方法においては、オペレーティングシステムの
全部又は大部分がリアルメモリに記憶され、オペレーテ
ィングシステムルーチンの入力点のアドレスをリアルモ
ード及び保護モードの両方において共通の（セグメント
：オフセット）値で指定できるようになっている。第５
図は、グローバルアドレススペースを指定する保護モー
ドのセグメントセレクタ成分に対するフォーマントを示
している。オペレーティングシステムのセグメントは、
セグメントセレクタがグローバル記述子テーブルを選択
するフォーマットでコード化されるように、即ち、セグ
メントセレクタのビット２が０となるように、アドレス
スペース内に配置されるのが好ましい、ＬＤＴの使用も
考えられるが、ＬＤＴを操作するためのオーバーヘッド
が過剰となるために好ましくない、第５図に示す例では
、最下位２ビツトがＯにセットされている。これらのビ
ットはＯにセットされて特権レベル０を指示するのが好
ましい１本発明の方法は、セグメントセレクタの最下位
２ビツトを非ゼロ値にセットして使用することもできる
が５このような値は、あまり好ましいものではない、と
いうのは、保護モードで作動する時に８０２８６の保護
機構に影響が及ぶからである・ 第６図は、第５図に示されたフォーマットのセグメント
セレクタをリアルモードにおいていかに解釈するかを示
すものである。リアルメモリにおいてベースアドレスを
定める２０ビツトセグメントベースは、ビット７ないし
１９のセグメントインデックス値と、最下位７ビツトの
Ｏとを含んでいる。 従って、リアルモードアドレス動作又は保護モードアド
レス動作のいずれかを用いてリアルメモリに同じベース
アドレスを得るためには、リアルモードの２０ビツトセ
グメントベース値に等しイｆｌｆｆをグローバル記述子
テーブルに含まれた適当なセグメント記述子の２４ビツ
トベース値に記憶することが必要である。 リアルモード及び保護モードの両方でアクセスすること
のできるメモリ位置を選択するこの方法の一例が第７図
に示されている。先ず、保３モードに適合するフォーマ
ットのリアルモードセグメントセレクタが選択される。 ここに示す例では、２進値１ｉ０００が選択される。こ
の例を説明するために、オフセント値Ｏが選択される。 リアルモードにおいては、セグメントセレクタが、２進
値１１０００ｏｏｏｏ、即ち、１８０ＨＥＸの２０ビツ
トベースセレクタに変換さ九る。オフセット値０がこの
セグメントベースに加算され、１８０ＨＥＸのリアルメ
モリアドレスが形成される。 保Ｓモードにおいては、１１０００のセグメントセレク
タ値が最下位２ピントを○と指定し、テーブルビットを
Ｏと指定しそしてインデックス値を０１１と指定する。 このインデックス値は、ＧＤＴにおいて値０１１に対応
する記述子を選択する０本発明の方法を用いると、この
記述子に含まれた２４ビツトヘース値が０１１００００
０００にセントされ、これは、リアルモードにおいてセ
グメントベースとして得られたものと同じである。保護
モードでは、この２４ピントのベース値がオフセットに
加算されて、メモリアドレス１８０ＨＥＸがリアルメモ
リに得られる。第７図に示すように１例えば、オペレー
ティングシステムのサブルーチンは、その入力点アドレ
スが１８０ＨＥＸで記憶され、いずれのモードにおいて
もアドレスすることができる。 上記の方法を用いて（セグメント：オフセット）値を選
択しそして共通にアドレスできるサブルーチンをそれに
対応する入力点アドレスと共に記憶することにより、オ
ペレーティングシステム、装首ドライバ及び割込みサー
ビスルーチンを同じ技術を用いて記憶することができ、
これらをいずれのモードで入力することもできる。 装置ドライバについて更に考えるべきことは、メモリア
ドレス性の良さである。保護モードプログラムは、１メ
ガバイトより上のアドレスに工／○を要求することがあ
る。要求されたＩ １０１１１作が実際の行われる前に
、プロセッサはリアルモードに切り換わることができる
。要求に応じるべき時に装置ドライバルーチンがリアル
モードで作動している場合には、Ｉ１０位置をアドレス
することができない、この問題を解消するために、本発
明の一部分として使用されるオペレーティングシステム
は、Ｉ１０位置のアドレスを検査して現在の実行モード
で所望のメモリ位置をアドレスする（セグメント：オフ
セット）対を形成するようなサブルーチンを含むのが好
ましい、システムが保護モーＦｉこある場合には、ＧＤ
Ｔ又はＬＤＴ！！−単純にプログラミングするだけでこ
れを行なうことができる。１メガバイトより下のリアル
モードアドレスについても、プログラミングは同様に単
純である。然し乍ら、１メガバイトより上のリアルモー
ドアドレスについては、特殊な技術を用いるのが好まし
い、 ８０２８６は、８０８６及びその２０ビツトの物
理メモリアドレスフォーマットをエミュレートするので
、内部診断命令を用いて、リアルモードで２４ビツトの
物理アドレスを形成することができる。このような命令
により、オペレーティングシステムは、４つの上位ピン
トに値を挿入することができる。これらのピントは、通
常、０にセットされ、リアルモードにおいてシステムプ
ログラムに透過的である。このような命令の使い方及び
働きに関する情報は、典型的に、マイクロプロセッサの
製造者から入手できる６例えば、インテル社は、８０２
８６に関する情報を供給している。 この方法を用いて２４ビツトのセグメント値が形成され
ると、装置ドライバは、リアルモードにおいて１メガバ
イトより上のメモリをアドレスすることができる。リア
ルモードにおいて１メガバイトより上のメモリを強制的
にアドレスするのとは別に、１メガバイトより下のメモ
リ位置にバッファ？：形成して、システムが保護モード
に切り換わるまでデータを一時的に記憶することができ
る。 システムが保護モードに切り換わった時には、バッファ
の内容を１メガバイトより上のアドレスに伝送すること
ができる。 ７合性の問題 １、メガバイトラップ 本発明による好ましい方法は、リアルモードで作動する
８０２８６と、８０８６に対して書かれた既存の：、４
Ｓ Ｄ ＯＳプログラムとの間の適合性の問題を解
消するように構成された段階を含むのが好ましい、この
ような問題は、リアルモードの８０２８６が８０８６−
８０８８チツプを非常に完全且つ正確にエミュレートし
ないことから生じる。このような適合性の問題の１つが
「１メガバイトラップｊ問題として知ら九ている。 ８
０８６は、１メガバイトより上のメモリ位置をアドレス
できないので、１メガバイトより上のメモリ位置をアド
レスしようとした場合にはビット１９の上のピントに記
憶されるであろう値が無視されることになる。従って１
位置１１１１１１１１１１１１１１１１１１１１＋０１
０をアドレスしようと試みた場合は、下位のメモリ位置
０１に対してアドレスがラップされることになる。８０
８６に対して書かれた幾つかのプログラムが適切に作動
するためにはこの機能によって大きく左右される。不都
合なことに、メモリ位置は、 ８０２１３６がリアルモ
ードにある場合１メガバイト上に延びており、下位のメ
モリ位置に対してラップされない、従って、マイクロソ
フトＰＡＳＣＡＬで書かれたプログラムやＭ Ｓ −Ｄ
ＯＳの’Ｃａ１１５’機能を用いたプログラムを含む
プログラムは、標準的な８０２８６システムに役立たな
い６本発明によって設計されたオペレーティングシステ
ムは。 この問題に対して２つの別々の解決策を果たすのが好ま
しい。 １メガバイトより上のメモリで構成されたシステムの場
合は、アドレスラインＡ２０の作用を不能とするような
補助的なハードウェア素子が設けられるのが好ましい。 アドレスラインＡ２０は。 計算において桁上げビットを作動可能とし、従って、こ
れが作動不能となると、ラッピングが生じろ、このハー
ドウェアは、ソフトウェア指令のもとで作動したり不作
動としたりすることができる。 オペレーティングシステムは、リアルモードのプログラ
ムを実行する前に必要に応じてこのハードウェアを作動
させる。 ＩＢＮ ＰＣ／ＡＴのようなコンピュータに
おいては、Ａ２０ラインの不作動化が比較的ゆっくりと
した段階であり、これは、システムを最初にブートアッ
プする時に行われるのが好ましい、この場合、モード切
り換え中にＡ２０ラインのハードウェアを再プログラミ
ングする必要はない。 メモリが１メガバイトを越えて延びるようなシステムの
場合は、特殊な命令を１メガバイトより上の下位メモリ
位置に入れて所望の下位メモリ位置を指すようにするこ
とにより問題を解消するのが好ましい。例えば、Ｐ Ａ
Ｓ ＣＡ Ｌプログラムは、６４により下のメモリに
ロードされず、特殊な命令は、１メガバイトより上の下
位メモリ位置、例えば、アトＬ、ス１０００００ｈ又は
１０００１０ｈに入れられる３例えば、タスクのＰＤＢ
のｒｃａｌｌ ５Ｊ命令は２上位メモリアドレスにジャ
ンプするように変更され、次いで、制御がＤＯＳに移さ
れる。これで、Ａ２０は、作動しているプログラムのモ
ードに拘りなく常時作動されたまＮとなる。 ２、割込み ８０割込み処理ルーチンを有するリアルモードプログラ
ム 成る既存のリアルモードプログラムは、それ自身の割込
み処理ルーチンのアドレスを割込みベクトルテーブルに
記憶することによってハードウェア割込みを使用する。 これは、８０２８６が保護モードにある時にこれらプロ
グラムの割込み処理ルーチンが割込みベクトルによって
呼び出されることを意味する８本発明のディスクオペレ
ーティングシステム（ＤＯＳ）は、８０２８６をリアル
モードに切り換えさせる特殊なりＯＳコードを割込みベ
クトルが指示するようにさせ、次いで、制御をリアルモ
ードプログラムの適当なアドレスに移すことによって、
これらの状態を処理するのが好ましい。 更に別の復帰アドレスがスタックに入れられ、割込みサ
ービスが完了した時に、プログラムによって制御がＤＯ
Ｓに戻され、モードが保護モードに切り換えられ、次い
で１割り込まれたモードに復帰される。 この割込み遮断を実行するのに使用される技術は、２つ
ある。第１の技術は、この特殊なコードをＤＯＳの「セ
ットベクトル」コマンドハンドラに入れることである。 成るプログラムでは、このＤＯ５Ｉｉｉを用いて１割込
みベクトルの内容が変更される。 第２の技術は、割込みベクトルに直接書き込まれるプロ
グラムに関するものである。リアルモードプログラムを
ディスパッチする前に、ＤＯＳは割込みベクトルの状態
を記録する。 ８０２８６が再指定されようとする時に
は、ＤＯＳがベクトルを再検査し、変更点を探す。検出
された変更点は、ベクトルの編集を表わしており、上記
した特殊なりＯＳコートを指すように割込みベクトルを
編集することによって処理される。 ｂ、プログラムをフックする別の好ましい実施例 多くのアプリケーションでは、手前の内容を読み取って
セーブすることにより割込みベクトルが「フック」され
る。割込みベクトルから制御権を受は取ると、手前のア
ドレス値にジャンプすることによりこれを「バス」する
にの技術は、当該プログラムが終了しない限り良好に機
能する。 このような割込み連鎖において１つのプログラムが終了
した場合には、それより上流のプログラムが、割込み時
に、その終了したプログラムを指示するのに用いるメモ
リアドレスに制御権を移し続けることになって、システ
ム欠陥を生じる。この現象が第８図ないし第１２図に示
されている。 第８図は、アプリケーションプログラムが割込みに関与
しない時に既存のオペレーティングシステムＤＯ３が割
込みにいかに応じるかを示している。この場合、ＤＯＳ
は、割込み処理ルーチンの入力点のアドレス（０１２０
）を割込みベクトルテーブルに入力する。第８図に示し
た割込みベクトルテーブル内の位置に対応する割込みが
生じた時には、８０２８６が割込み処理ルーチンに対応
するＤＯ３に制御権を移す０割込み処理ルーチンがその
作業を完了すると、［割込み復帰（ＩＲＥＴ）Ｊ命令を
実行し、８０２８６はその前の実行プログラム流に復帰
する。 第９図は、典型的に１つのアプリケーション（アプリケ
ーション１）が既存のＤＯ３環境においていかにハード
ウェア割込みを遮断するかを示しでいる。ＤＯ５は、第
８図に示し且つ上記したように、その割込み処理ルーチ
ンのアドレス（０１２０）を割込みバク１−ルテーブル
に入力している。アプリケーション１は１割込みベクト
ルの現在の内容（０１２０）を読み取り、この値をその
アドレススペース内の成るメモリ位置にセーブする。次
いで、それ自身の割込み処理ルーチンのアドレス（１０
５０）をハードウェアベクトルテーブルに入力する。 割込みが生じると、 ８０２８６は、ＤＯ８割込み処理
ルーチンではなくてアプリケーションの割込み処理ルー
チンに制御４１！を移す０次いで、アプリケーションは
、典型的に、割込みの原因を調査し。 その割込み自体を処理してＩＲＥＴ命令を発し、制御権
をその前の実行プログラム流に戻すか又は制御権をＤＯ
３割込みハンドラ（そのアドレスをセーブしている）に
移すかを判断する。前者の場合には、ＤＯ３割込みハン
ドラが実行されない。 第１０図は、第９図に示されて上記で述べた事柄に第２
のアプリケーション（アプリケーション２）が追加され
る時に何が起こるかを示している。アプリケーション２
は、ハードウェア割込みベクトルテーブルを読み取って
、アプリケーション１の割込み処理ルーチンのアドレス
（１０５０）をそのアドレススペースにセーブしている
。次いで、アプリケーション２は、それ自身の処理ルー
チンのアドレス（２０８０）をベクトルテーブルに入力
している。 この場合、割込みが生じると、最初に、アプリケーショ
ン２の割込み処理ルーチンに入る。次いで、割込みが処
理されるか、制御権がアプリケーション１の割込み処理
ルーチンに移されるかのいずれかである。制御権がアプ
リケーション１の割込み処理ルーチンに移行される場合
には１割込みが処理されるか、又は、制御権がＤＯ３の
割込み処理ルーチンに移される。 この連鎖によって形成される優先順位機構に注目された
い、システムに入る最後のアプリケーションは、割込み
に対して最初に取捨選択する権利を有しており、００５
は、アプリケーションが割込みを所望しない場合だけ割
込みを処理する最後の処理手段である。この技術は、ア
プリケーションがターミナルからのキーストロークに対
してフィルタ作用を果たして成る特殊な「制御」キーコ
ードを確認する一方、確認されないコードを連鎖に含ま
れた次の下流のハンドラへ送九るようにするためｉニー
ｕ的に使用されている。 割込みベクトルを連鎖にするこれらの技術を用いたプロ
グラムは、典型的に、これらプログラムから退出した時
にこれらプログラムに取って代わったハンドラのアドレ
スを復帰させる。第１１図は、アプリケーション２の終
了を示しており。 その前に、アプリケーション２は１割込みベクトルテー
ブルの値をアプリケーション１の処理ルーチンの値（１
０５０）に復帰している。 第１２図は、アプリケーション２の前に終わるアプリケ
ーション１の作用を示している。アプリケーション１は
、これがセーブしたハンドラのアドレス、即ち、ＤＯＳ
ハンドラのアドレスを復帰する。これが行われた後、ア
プリケーション２（まだ作動している）は、連鎖から不
適切に明所される。 この不適切な動作は、マルチタスクシステムが単一タス
クシステム用として設計されたアプリケーションを作動
していることがら直接的に生じるものである。このよう
なアプリケーションでは。 システムの１つのプログラム（それ自体）しか終了させ
ることができないものと仮定される。この仮定は、マル
チタスクシステムでは成立しない。 図示されていないが更に多くの重要な事柄があることに
注、偲されたい、上記の説明に続き、アプリケーション
２がここで終了した場合には、割込みベクトルテーブル
を、これがセーブされた値、即ち、１０５０に復帰させ
る。この値は、アプリケーション１の割込み処理ルーチ
ンの前のアドレスを示すもので、割込み処理ルーチンは
、もはやこのアドレスにはない、メモリ内のランダムな
位置を指すベクトルがハードウェアベクトルテーブルに
存在する場合、典型的に、システムは、長い時間が経過
する前に崩壊することになる。 本発明の好ましい実施例では、上記の問題を解消するよ
うな新規な割込み処理方法を含むのが好ましい、ＤＯＳ
によって使用される各ハードウェア割込みベクトルは、
「ディスパッチャ」と称するＤＯＳの特殊なルーチンを
指すようにＤＯＳによって設定される。このディスパッ
チャは、各割込みにおけろ全ての当該ハンドラルーチン
のクライエントリストを保持し、適当な時期にこのよう
なハンドラに制御権を移す。 第１３図に示す割込み処理方法の好ましい実施例では、
各割込みベクトルがディスパッチャルーチンの対応する
入力点を指すようにセントされる。第１３図は１例えば
１割込みベクトルＮａ ８がディスパッチャのアドレス
１９０を指すようにセントされたところを示している。 ディスパッチャは、各割込みベクトルに対応するクライ
エントリストを保持する。最初、クライエントリストは
。 １つの入力、即ち、ＤＯＳの欠陥ハンドラのアドレス（
第１３図の０１２０）Ｌ、か含んでいない。 ディスパッチャは、ハードウェア割込みベクトルの内容
を監視し、アプリケーションプログラムがハードウェア
割込みベクトルの内容をそれ自身の割込みハンドラルー
チンのアドレスと交換した時を決定する１割込みベクト
ルの内容は、割込みが生じるたびに且つ制御権がＤＯＳ
に移されるたびにチェックされる。変化が検出された時
には、ＤＯＳが割込みベクトルの新たな内容をそのクラ
イエントリストの上部に読み込み、ディスパッチャを指
すように割込みベクトルをリセットする。 例えば、アプリケーション１ （第１３図に示す）が実
行を開始すると１割込みベクトル（１９０）からのアド
レスをセーブし、それ自身の割込みハンドラルーチンア
ドレス（１０５０）を割込みベクトルに入れる。このベ
クトルに対する次のディスパッチもしくは割込みの際に
、ＤＯＳは、アブロケーションがハードウェア割込みベ
クトルを変更したことを知らせる。これにより、ハード
ウェア割込みベクトルが１９０にリセットされてディス
パッチャを指すと共に、アプリケーション】のハンドラ
のアドレス（１０５０）がこのキ］込みベクトルのため
のディスパッチャリストに加えら几る。 アプリケーション２が始まると、同じ手順が行われる０
割込みベクトルは、ディスパッチャを指すように復帰さ
れ、ディスパッチャのクライエントリストは、今度は、
次の３つのアドレスを含む、即ち、０１２０ （００３
割込みハンドラルーチンのアドレス）；１０５０ （ア
プリケーション１の割込みハンドラルーチンのアドレス
）；及び２０８０ （アプリケーション２の割込みハン
ドラルーチンのアドレス）。 割込みが生じると、ディスパッチャは、各割込みハンド
ラルーチンを逆の順序（即ち、アプリケーション２、ア
プリケーション１そしてＤＯＳ）で呼出し、やがて、こ
れらの１つがＩ ＲＥＴ命令を発して、割込みを処理し
たことを指示する。第１３図の方法を用いた割込みの処
理が第１６図のフローチャートに示されている。制御権
が入力点０１９０に移されると、ディスパッチャ内の初
期フラグについてチェックが行われる。初期フラグがセ
ントされていない場合には、ディスパッチャは、初期フ
ラグをセントし、クライニントポインタをセントし、デ
ィスパッチャの第２の入力点のアドレスをスタックに入
れ、そして処理されている割込みに対するクライエント
リストの第１アドレスに制御を移す、第１３図に示され
た環境においては、アドレス２０８０、即ち、アブロケ
ーション２の割込みハンドラルーチンのアドレスに制御
権が移される。アプリケーション２は、割込みを処理し
てＩＲＥＴを発するか、或いは、その前にセーブされた
アドレス０１９０に制御を戻す。 制御がアドレス０１９０に戻されると、ディスパッチャ
は初期フラグをチェックする。ここでは、初期フラグが
セットされているから、ディスパッチャは、クライエン
トポインタを増加し、制御権をクライエントリストの第
２のアドレスに移す。 第１３４図に示す環境においては、アドレス１゜５ｏ、
即ち、アプリケーション１の割込みハンドラルーチンの
アドレスに制御権が移される。アプリケーション１は、
割込みを処理して制ｖ４権をアドレス０１９０に戻すか
、或いはＩ ＲＥＴを発する。第１６図に示すように、
割込みハンドラが１ＲＥＴを発した時には、制御権がデ
ィスパッチャの第２の入力点に移される。というのは、
このアドレスが既にスタックの上部にあるからである。 次いで、ディスパッチャは、初期フラグをクリアし、別
のＩＲＥＴをシステムに発し、割り込まれた実行プログ
ラム流に制御権を復帰させる。 本発明の方法を用いると、第１４図に示すように、アプ
リケーションが終了して、割込みベクトルを、その前の
割込み処理ルーチンのアドレスであると考えられるもの
にセントした時に、ＤＯ５がシステムからのその逸脱を
検出し、終了しつ＼あるアプリケーションの割込みハン
ドラのアドレスをディスパッチャのクライエントリスト
から除去する。 本発明の割込み処理ルーチンについては、別の実施例も
考えられる。第１７図に示す好ましい実施例では、割込
みベクトルが、８０２８６の割込み記述子テーブル内の
５５’Ｊの位置へ移動されている。 例えば、割込みベクトル８によって以前に処理されたハ
ードウェア割込みは、今度は、割込みベクトル１０８に
よって処理される。このベクトル１０８は、ディスパッ
チャ内の最初の入力点を指すようにセットされる６割込
みベクトル８の値を得るために書かれたアプリケーショ
ンプログラムは、それらの割込みハンドラのアドレスを
割込みベクトル８に読み込み続けるが、ＤＯ５は、アプ
リケーションが割込みベクトル１０８を用いて転向しよ
うとするような割込みを実際上処理する。割込みベクト
ル８のような元の割込みベクトルの値は。 ディスパッチャ内の第２の入力点を指すようにセットさ
れる。従って、アプリケーションプログラムがシステム
に入って割込みベクトルのｇ集を試みる時には、その割
込み処理ルーチンのアドレスを元の割込みベクトルに入
れ、第２の入力点のアドレスをディスパッチャにセーブ
する。前記の実施例の場合と同様に、ディスパッチャは
、制御がＤＯ８に移された時及び割込みを受けた時に割
込みベクトルの榎集をチェックする。編集が検出ざ九る
と、アプリケーションプログラムの割込み処理ルーチン
のアドレスがクライエントリストに入れられ、′、イ］
込みベクトルは、ディスパッチャ内の第２の入力点を指
すようにリセットされる。 ハードウェア割込みを受けた時には、これが割込みベク
トル１０８のような新たな割込みベクトルに向けられ、
制御は、ディスパッチャの第１の入力点へ切り換えられ
る。ここで、ディスパッチャは、具のハードウェア割込
みが生じたことが自動的に分かる。この実施例では、初
期フラグは必要とされない５次いで、ディスパッチャは
、そのクライエントポインタを初期化し、処理されてい
る割込みに対しクライエントリストの第１のクライエン
トに制御権を移す、第１のクライエントの割込み処理ル
ーチンが割込みを処理しない場合には、制御権を第２の
入力点へ復帰し、ディスパッチャはクライエントポイン
タを増加すると共に次のクライエントの処理を行なう、
クライエントによって発生された丁ＲＥＴ命令は、制御
権をその前の実行プログラム流に復帰させる。 ３、別の好ましい実施例 ３０２８６を組み込んだ成る種の装置、例えば、１８Ｍ
ＰＣ／ＡＴやこれと同様の装置は、広く利用されてい
るが、そのハードウェア設計の幾つかの素子により、モ
ード切り換え速度が低下されたり、リアルモードプログ
ラムに使用できるメモリの量が１戊少されたりする。本
発明の′Ｓ１］の実施例では、このような装置の性能を
改善するのに使用できる技術が提供される。 例えば５本発明のモード切り換え技術を、第１４図に示
すようにメモリ内のオペレーティングシステムの位置に
関連した成る技術と組み合わせることにより、性能の改
善が達せられる。全ての８０２８６装置は、リアルモー
ドプログラムの場合、ＲＡＭの大きさを１メガバイトに
制限し、そして実際上は、殆どの８０２８６４Ａ［が使
用可能なＲＡＭの巣をプログラムにより６４０Ｋに制限
する０本発明の別の実施例においては、リアルモードプ
ログラムに使用できる下位６４０にのメモリ斌が。 ６４ＫまでのＤＯ５をメモリの１メガバイト位置に配置
することによって最大にされる。ＤＯ５のこの部分は、
リアルモード及び保護モードの両方でアクセス／実行す
ることができ、１メガバイトより下に同じ量の空間を必
要としないし、又プログラムによって使用するための６
４０にも必要としない。更に、比較的大きく且つ頻繁に
使用しないか或いは比較的低速であるようなりＯ５の幾
つかのエレメントは、メモリにおいて１メガバイトより
上に配置し、保護モート中にのみ使用することができる
６例えば、ファイルを開放するルーチン２フアイルの名
前を変えるルーチン、辞書を形成するルーチン及び辞書
を削除するルーチンは。 性能を著しく損なうことなく、１メガバイトより上に記
憶することができる。リアルモードプログラムが１つの
機能を要求する場合には、ＤＯ３が保護モードにおいて
モードを切り換え、要求された動作を実行し、逆にモー
ドを切り換えてからプログラムに復帰する。 ４、補助的な保護ハードウェア 保護モードにおいてプログラムを走らせることができる
場合には、システムの保護及び安全性に大きく貢献する
ことができる。システムのユーザ／オペレータは、リア
ルモードプログラムの実行を拒絶するようにＤＯ５に命
令して完全な保安環境を確保するようなコマンドを入力
することができる１本発明の別の好ましい実施例では、
システムの保護機能を維持しつ＼もリアルモードプログ
ラムを実行できるようなハードウェア素子が提供される
。 第１のこのような装置を、ここでは、「工１０マスキン
グハードウェア」と称する。 ８０２８６によって試み
られる各工／○動作を有効工／○アドレスのリストに対
してチェックするようなハードウェアを設けることがで
きる。ＤＯ５は、使用される単一のリストをプログラム
することができるが、複数のリストをハードウェアにま
って保持していて所与の時間に使用すべき適当なリスト
だけをＤＯ５が指示すればようようにし、有効な１／○
アドレスを決定する必要がないようにすることが好まし
い、このようにすれば、動作が許可された時に、これを
実行することができる。さもなくば、バートウニアがそ
の動作を阻止したり不能としたりすることがある。有効
アドレスのリストは。 通常、８０２８６によってプログラムされたＲ Ａ Ｍ
装置に記を口される。 又、このハードウェアにより、ＤＯ３は、保護モードプ
ログラムを実行しつ＼これらプログラムによって「安全
」なＩ１０ボート（専用装置や。 表示カードのプログラムレジスタ）をアクセスできる一
方、その他のＩ１０ボートへのアクセスを防止すること
ができる。 設けることのできる第２の形式のハードウェアは、メモ
リ保護ハードウェアである。 ８０２８６によって試み
られた各メモリ動作をチェックするようなハードウェア
を設けることができる。ＤＯ３は、リアルモードでプロ
グラムを実行する時にこのハードウェアを使用して、そ
のプログラムに対して許可された読み取りのみ及び書き
込みのみのアドレス範囲をこれにプログラミングする。 この位置以外のメモリ位置をアクセスしようと試みた場
合には、ＮＭＩ事象によってフラグがたてられ、このよ
うな試みが（おそらく）防止される。このハードウェア
の典型的な設計は、許可ビット又はフィールドを含む小
型のＲＡＭである。アクセスＲＡＭの上位ピントは、高
速ルックアップＲＡ Ｍからビット又はフィールドを選
択するのに使用される６ビツト（単数又は複数）の状態
は、動作の適合性を指示する。このＲＡ Ｍは、ＤＯ３
によってプログラミングされる。 ８０２８７のモード切り換え ８０２８７又は他のマルチモード共通プロセッサをサポ
ートするのに必要なノ１−ドウエアは、簡単なものであ
る。 ８０２８６の場合と同様に、８０２８７は。 「リアルＪ及び「保護Ｊの２つの作動モードを有してい
る。又、リアルモードから保護モードへ迅速に切り換え
るためのソフトウェア命令を有している。保護モードか
らリアルモードへ切り換える対応命令はない、従って、
８０２８６の１つのボートによって簡単なラッチをア
ドレスできるようなハードウェア機構を設けなければな
らない、理想的には、８０２８７のモード切り換えは、
前記したように幾つかの最適な使用を可能とするように
８０２８６と独立したものでなければならない。 ソフトウェアで簡単に実施する場合には、常に、８０２
８７を８０２８６と一緒に切り換え、両方のプロセッサ
が常にリアルモード又は保護モードの同じモードにある
ようにする。然し乍ら、８０２８７のモード切り換えを
行なう場合には、８０２８７の状態やその他タスクに特
定なデータをセーブすることが必要である。全てのアプ
リケーションは＋ ８０２８７の共通プロセッサを必ず
しも使用しないために。 ８０２８６を切り換えるたびに８０２８７を切り換える
と、切り換えプロセスが不必要に低速となる。それ故。 ８０２８７に使用される本発明の好ましい実施例では、
あたかも８０２８７がシステムに存在しないかのように
８０２８６をセントし、８０２８７を８０２８６と共に
モード切り換えしないのが好ましい、アプリケーション
プログラムが８０２８７を使用しようとした時には、最
初は不成功に終わる。然し乍ら、このような試みの後、
８０２８６は、 ８０２８７にアクセスできるようにリ
セットされる。 ８０２８７のモードがチェックされ、
８０２８７を要求しているプログラムのモードと比較さ
れ、必要に応じて、 ８０２８７が切り換えられる。 次いで、プログラムが再スタートされる。 ８０２８７
を要求しているプログラムの実行が終了すると、８０２
８６はリセットされ、８０２８７が存在しないことを指
示する。 本発明の方法及び装置は、８０２８６マイクロプロセツ
サ及びこのマイクロプロセッサを用いたコンピュータシ
ステムに使用するように構成された好ましい実施例につ
いて主として説明したが、本発明は、このような実施例
に限定されるものではない、むしろ、本発明は、８０２
８６と同様なアーキテクチャを有していて前記の実施例
で解決したものと同様な問題を呈するようなマイクロプ
ロセッサに使用するものを含む技術的に同等の全ての実
施例を網羅するものとする。
なものとなるまで、そのマイクロプロセッサのソフトウ
ェアを作りたがらないこともしばしばある。消費者とソ
フトウェアの作家の両方の側から「待ちながら様子を見
よう」とするこの姿勢は、新規なマイクロプロセッサ及
びこのマイクロプロセッサを用いたコンピュータの成功
性を妨げることになる。 新規なマイクロプロセッサの設計者は、２つのモードで
動作するように新規なマイクロプロセッサを設計するこ
とによってこの問題を解決しようと試みている。この場
合、第１のモードでは。 マイクロプロセッサが従来のマイクロプロセッサをエミ
ュレートし、その従来のマイクロプロｆ ７すに対して
書かれた既存のプログラムを実行する６第２のモードで
は、マイクロプロセッサがその促進された機能を完全に
使用する。このような設計の場合、マイクロプロセッサ
を用いたコンピュータシステムの製造者は、従来のマイ
クロプロセッサに対して書かれた既存のプログラム全部
をそれらのコンピュータで作動できるという文句で広告
活動を行なうことができ、従って、 （理論的には）コ
ンピュータの販売を、この新規な促進されたモ−ドで作
動するように！２計したプログラムをソフトウェア作家
に書き始めさせるところまで活発化することができる。 このようなシステムの１つが、米国カリフォルニア州す
ンタクジラのインテル社（Ｉｎｔｅｌ Ｃｏｒｐ。 ｒａｔｉｏｎ）によって１２逍されたＩｎｔｅｌ ８０
２８６である。 このＩｎｔｅｌ ８０２８６の設計及び動作は、参考と
してここに取り上げるインテル社から入手することので
きるｒｉＡＰＸ ２８６ニユーメリソクサブレメントを
含む１ＡＰＸ ２８６プログラマーズ・リファレンス・
マニュアル（ｉＡＰＸ ２８６ Ｐｒｏｇｒａｍｍｅ
ｒ’ｓ ＲｅｆｅｒｅｎｃｅＭａｎｕａｌ Ｉｎｃ
ｌｕｄｉｎｇｔｈｅ １ＡＰＸ ２８６ Ｎｕｍａ
ｒｉｃＳｕｐｐｌｅｍｅｎｔ） Ｊと題する出版物に詳
細に述べられている。 Ｉｎｔｅｌ ８０２８６ （以下、８０２８６と称する
）は、２つのモートで作動する。［リアルモードｊと称
する第１のモードにおいては、この８０２８６が、８０
８８マイクロブロセソサフ７ミリであるインテル社の従
来の８０８６のアーキテクチャをエミュレートし。 これは５例えば、 ＩＢＭ ＰＣ及びこれに対応するコ
ンピュータに使用されるものである。従って８０２８６
マイクロプロセツサを組み込んだコンピュータ。 例えば、ＩＢＮ ＰＣ／ＡＴは、ＩＢＮ ＰＣ及びこれ
に対応するコンピュータに対して書かれた既存の８０８
６プログラムで動作することができる。 「保護モード」と称する第２のモードでは。 ８０２８６アーキテクチヤは、大型のメモリアドレス機
構、促進されたマルチタスクサポート機構及び複雑な保
護機構を備えている。 発明が解決しようとする問題点 リアルモードでは、既存の８０８６プログラムを走らせ
ることができるが、リアルモードに関連した幾つかの制
約がある。第１に、アドレスできる物理的なメモリの大
きさが１メガバイトに制限される。（ＩＢＭＡＴのよう
な成るコンピュータの場合は、プログラムに使用できる
物理的なメモリの大きさが更に６４０Ｋに制限される。 ）第２に、リアルモードでは、マルチタスクにとって所
望される機能であるメモリレロケーションを行なうこと
ができない、第３に、リアルモードでは、ユーザ又はタ
スクからの干渉が激しくなるマルチタスク及びネットワ
ーク環境において必要とされる機能であるメモリ保護機
能が与えられない。 リアルモードの前記欠点により、８０２８６は、一方の
モードから他方のモードへ頻繁に切り換えられるように
設計されていない、 ８０２８６は、リアルモードで初
期化され、８０２８６によって与えられる命令によって
保護モードに切り換えることができる。保護モードから
リアルモードに切り換える方法もしくは命令は８０２８
６によって与えられない。 保護モードからリアルモートに′６１帰するには、マイ
クロプロセッサをリセットすることが必要とされる。従
って、８０２８６の設計者は、これを一方のモード又は
他方のモードで使用し、リアルモードの動作を保護モー
ドの動作と分離し、ひいては、保護モードのプログラム
をリアルモードの非保護Ｑｂ’ｔから分離するようにし
ている。 不都合なことｔこ、このような分離は、効率という観点
から望ましいものではない、効率的な動作については、
８０２８６を組み込んだマイクロコンピュータのオペレ
ーティングシステムもしくは’ＤＯ５’ が、マルチタ
スク環境においてリアルモードプログラムと保護モード
プログラムを混合した状態で作動できねばならない。 問題点を解決するための手段 太発明の目的は、マルチモードマイクロプロセッサを作
動する方法であって、マイクロプロセッサの種々のモー
ドで作動するように数計されたプログラムの混合体をマ
ルチタスク環境において効率的に実行できるような改良
さｎた方法を提供することである。 不発明の別の目的は、別の好ましい実施例において、個
々の作動モードの機能を最大にするような方法を提供す
ることである。 本発明の更に別の目的は、既存のシステムに最小限のハ
ードウェアの追加しか必要としないような方法を提供す
ることである。 本発明の更に別の目的は、マルチモードマイクロプロセ
ッサを用いたコンピュータのための改良されたオペレー
ティングシステムを提供することである。 本発明の更に別の目的は、別の好ましい実施例において
、保護モードと非保護モードとを有するマルチモードマ
イクロプロセッサに使用されて非保護モードで作動する
時に保護機能を促進するような改良されたシステム設計
を提供することである。 本発明の更に別の目的は、好ましい実施例において、Ｉ
ｎｔｅｌ ８０２８６のようなマイクロプロセッサのマ
ルチタスク機能を増進する方法を提供することである。 本発明の更に別の目的は、Ｉｎｔｅｌ ８０２８６を用
いたＩＢＮ ＰＣ／ＡＴの如きコンピュータに使用する
よう設計された方法であって、マルチモードタスクのモ
ード切り換え環境において上記コンピュータを最適に作
動させるような方法を提供することである。 これらの目的及び以下の説明から明らかとなる別の目的
は、マルチモードマイクロプロセッサにおいてプログラ
ムを混合して実行するようにモードを切り換える改良さ
れた方法を提供することによって達成される。成るモー
ドから別のモードへ切り換えるためにリセットしなけれ
ばならないようなマイクロプロセッサに用いるよう設計
された本発明の好ましい実施例では、リセットハードウ
ェアをできるだけ効率的に作動することによってモード
の切り換えを行なうのが好ましい、マイクロプロセッサ
がリセットされた後、改良されたブートアップソフトウ
ェアにより、リセットがソフトウェア制御のもとて（モ
ード切り換えリセットを示す）開始されたかどうかが決
定され、もしそうであれば、ブートアップソフトウェア
の通常の初期化ルーチンがバイパスされる。リセット手
順の間には、ダイレクトメモリアクセス及び割込みを処
理するような特定の構成にされるのが好ましい。 本発明の好ましい実施例においては、オペレーティング
システムの少なくとも一部分が含まれていて、これが、
全てのモードで実行できる装置ドライバ及び割込みサー
ビスルーチンを含んでぃろのが好ましい、全てのモード
に共通したメモリアドレス方法を使用できないようなマ
イクロプロセッサの場合は、本発明の別の好ましい実施
例において、オペレーティングシステムのサブルーチン
のベースアドレスを選択してマルチモードアドレス動作
を可能とするような改良された方法が提供される。 Ｉ
ｎｔｅｌ ８０２８６及びこれと同様のアーキテクチャ
を有するマイクロプロセッサに用いるように設計された
好ましい実施例では、保護モードのマツピングアーキテ
クチャに適合するフォーマントであるようなリアルメモ
リセグメントのベース値を選択し、そして保護モードの
記述子テーブルを構成して、リアルモードで得られたも
のと同じベースアドレスを形成するという段階が含まれ
る。従って、装置トライバ、割込みサービスルーチン、
及び両方のモードで頻繁に使用されるオペレーティング
システムの部分は、このように選択されたリアルメモリ
内の位置に配置される。 又、Ｉｎｔｅｌ ８０２８６マイクロブロセソサに使用
するための好ましい実施例では、装置トライバによって
指定されたＩ１０位置のアドレスを検査し、現在モード
の所望のメモリ位置をアドレスする３２ビツト（セグメ
ント：オフセット）ポインタを形成するようなオペレー
ティングシステムサブルーチンが含まれるのが好ましい
、システムが保護モードにある時には、サブルーチンが
この結果を得るようにＧＤＴ又はＬＤＴをプログラムす
る。 システムがリアルモードにある時には、サブルーチンが
内部診断命令を用いてリアルモードアドレスを発生し、
８０２８６がリアルモードにおいても１メガバイトより
上のメモリ位置をアドレスするようにさせるのが好まし
い、或いは又、１メガバイ゛トより上のメモリアドレス
に記憶しようとする情報は、システムがリアルモードに
ある間に１メガバイトより下のアドレスでバッファに一
時的に記憶しておいて、システムが保護モードに切り換
わった時に１メガバイトより上の所望のメモリ位置に転
送することができる。 又、Ｉｎｔｅｌ ８０２８６マイクロプロセツサに使用
するための好ましい実施例では、８０８６のプログラム
と８０２８６との適合の問題を解消するように構成され
た段階を含むのが好ましい、システムの性質にもよるが
、アドレスラインＡ２０の影響をなくすためのソフトウ
ェアの変更や補助的なハードウェア素子の追加も行われ
る。 好ましい実施例では、それ自身の割込み処理ルーチンの
アドレスをハードウェア割込みベクトルテーブルに記憶
する既存のリアルモードプログラムを処理するための手
段が含まれている。特殊なコードにより、ＤＯ８は、こ
のような割込み処理ルーチンによって要求された時にリ
アルモードにモードを切り換えそして保護モードに戻っ
て、割り込まれたプログラムの実行を続けることができ
る。 割込みベクトルをフックするプログラムに使用するよう
に設計された別の好ましい実施例では、マルチタスク環
境においてこのようなプログラムによって生じる問題を
解消する手段が含まれる。 ＤＯ３は、ハードウェアベクトルテーブルを監視してア
プリケーションプログラムによりフック状態を検出し、
適当な時期にこのアプリケーションプログラムの割込み
処理ルーチンへ制御を移行させるディスパッチャを含ん
でいる。１つの好ましい実施例では、ディスパッチャの
動作を容易にするため、割込みベクトルがハードウェア
割込みテーブル内の新たな位置へ移動される。 又、更に別の好ましい実施例では、リアルモードにおい
てプログラムに使用できるメモリの量を増大する技術が
含まれる。先ず、ＤＯ３の６４Ｋがメモリの１メガバイ
ト位置に配置される。更に、比較的大きく且つ頻繁に使
用されないか又は比較的速度の遅いＤＯ５の部分がメモ
リ内で１メガバイト上に配置され、保護モードの場合に
のみ使用される１本発明のモード切り換え技術により。 このようなりＯＳコードは、必要に応じて保護モードに
切り換えたり保護モードから切り換えたりすることによ
りリアルモードプログラムでアクセスすることができ、
所要の動作を実行することができる６ 更に別の好ましい実施例では、リアルモードプログラム
で動作している時に保護機能を促進するための補助的な
保護ハードウェアを設けることができる。有効Ｉ１０ア
ドレスのリストに対してＣＰＵによって試みられた各々
の工／○動作をチェックするために■／○マスキングハ
ードウェアを設けることができる。更に、補助ＲＡＭに
記憶された許可されたアドレスのリストに対しＣＰＵに
よって試みられた各々のメモリ動作をチェックするため
にメモリ保護ハードウェアを設けることもできる。 実施例 本発明は、Ｉｎｔｅｉ ８０２８６マイクロプロセツサ
で実施するように構成された好ましい実施例を説明する
ことによって最も良く理解されよう１本発明では、リア
ルモードプログラムと保護モードプログラムを混合して
８０２８６において性能を損なうことなく実行すること
ができる０両方のモードで害き込まれたプログラムは、
８０２８６システムにロードされ、必要に応して、改良
されたマルチタスクオペレーティングシステムを用いて
実行される。 このオペレーティングシステムは、現在実行されている
プログラムにより必要に応じて８０２８６のモードを切
り換える手段を備えている。システムの性能を最大にす
るような更に別の手段が設けられるのが好ましい１本発
明の初期作動段階を最初に述べ１次いで１作動効率を増
大し且つ適合性の問題を解消するように構成されたモー
ド切り換え技術及び段階について説明する。最後に、リ
アルモードプログラムを実行する時に保護機能を促進す
るような別のハードウェアを用いた更に別の好ましい実
施例について説明する。 ８０２８５を組み込んだシステムで作動するアプリケー
ションプログラムは、典型的に、磁気ディスクのような
補助的な記憶ｉ［からシステムの主メモリにロードされ
る。 ８０２１１１６に対して書かれた各プログラムは
、プログラムがリアルモードで作動するように指定され
たか保護モードで作動するように指定されたかを指示す
るインジケータ即ちフラグを含んでいる。各プログラム
が主メモリにロードさ九る時に、オペレーティングシス
テムは。 それがリアルモードプログラムであるか保護モードプロ
グラムであるかを判断し、それに応じてプログラムを主
メモリ内に記憶するのが好ましい。 最良の態様の他部分を以下で述べる時に明らかとなる理
由で、本発明の方法を用いる時には、リアルモードプロ
グラムが１メガバイトより下のメモリアドレスに記憶さ
れモして保護モードプログラムが１メガバイトより上の
メモリ位置に記憶されるのが好ましい。 各プログラムがシステムの主メモリにロードされる時に
は、プログラムの名前、サイズ、メモリ位置及び形式（
リアル又は保護）といった情報を含む記録が形成される
。実行する時には、本発明によるオペレーティングシス
テムは、プログラムの形式と、マイクロプロセッサの現
在モードとをチェックし、必要に応じて、以下で述べる
ようにモード切り換え信号を発生する。 モード切り換え ８０２８６を最初に作動する時には、これがリアルモー
ドで初期化される。リアルモードから保護モードへの切
り換えは、この目的のために８０２８６によって与えら
れる命令で行われる０本発明においては、保護モードか
らリアルモードへの切り換えは１次のように行われる。 先ず始めに、マイクロプロセッサがリセットされる。
８０２８６は、保護モードからリアルモードへの切り換
え方法を備えていないから、マイクロプロセッサをリセ
ットして保護モードからリアルモードへ復帰することが
必要である。実際のリセット信号は、この目的で構成さ
れたハードウェア素子によって発生される。リセット信
号の作動は種々の技術によって達成できる１例えば、リ
セット信号は、Ｉ１０ボートを用いて発生され、リセッ
トハードウェアに信号を送り、ＣＰＵリセット信号を発
生することができる。このような技術は、殆どの８０２
８６システムにおいてリセットを行なうように意図され
た樟準的な方法であるが、８０２０６を組み込んだ成る
システム、例えば、ＩＢＮ ＰＣ／ＡＴでは、このよう
な技術を用いると、比較的速度が遅くなることが分かっ
ている。従って、本発明の方法をＩＢＮ ＰＣ／ＡＴコ
ンピュータに関連して使用する時には、保護モードにお
いて「三重欠陥」信号を発生することによってリセット
を行なうのが好ましい、この三重欠陥信号は、保護モー
ドにおいて３つの別々の保護違反を意図的に犯すことに
よって発生される。 ＩＢＭ ＰＣ／ＡＴに見られるよ
うな補助的な監視回路を設けて、８０２８６を監視し、
三重欠陥状態を検出し、三重欠陥状態の発生時にリセッ
トハードウェアを作動することができる。このような状
態のもとでは、工／○ボートを用いて発生されるリセッ
ト信号よりも数百マイクロ秒速くＣＰＵのリセットが行
われる。 リセット信号は、典型的に、システムクロック発生チッ
プへ送られ、従って、この信号は、システムクロックと
適当に同期される。このソフトウェアで指令されるリセ
ット信号は、通常は、「一般的なシステムリセットコラ
イン或いは他のチップ、例えば、割込み制御器、装置制
御チップ又は８０２＆？共通プロセッサ（もしあれば）
へは送られない。 ８０２８６がリセットされた後、特定のチップリセット
アドレスにおいて実行を開始する。このアドレスは、通
常、ブートアップソフトウェアを含むＲＯＭに対応する
。従って、マイクロプロセッサがリセットされた時には
、通常直接的に初期化ルーチンもしくはブートアンプル
−チンに入る。 然し乍ら、保護モードからリアルモードに復帰する時に
は、マイクロプロセッサ全体を再初期化する必要もない
し又望ましくもない。従って、ブートアップソフトウェ
アのコードは、通常のブートアップ手順に入る前に、リ
セットがソフトウェア制御のもとて明確に開始されたか
（モード切り換えが行われることを示す）又は電源オン
といった外的なハードウェアに関連した事象によって開
始されたかをチェックするように変更される。このよう
な判定を行なうのに種々の方法を使用できる。 オペレーティングシステムは、特殊な値又は特殊な値の
パターンを揮発性ＲＡＭに入れることができる。ブート
アップソフトウェアがこのような値又は値のパターンを
検出した場合には、プロセッサが既に作動されていてモ
ード切り換えが行われていることが分かる。不揮発性の
ＲＡＭが存在する場合には、モード切り換えが行われて
いるかどうかを判断するためにブートアップソフトウェ
アによって質問することのできる「モード切り換えリセ
ット」フラグのための位置を確保することができる。ハ
ードウェアで発生されるリセット信号によってセットさ
れそしてソフトウェアで発生されるリセット信号によっ
てクリアされるようなハードウェアラッチを使用するこ
とができる。このラッチは１例えば、Ｉ１０ボートのよ
うなブートアップソフトウェアによって質問することが
できると共に、多くのシステムにおいては、モード切り
換えリセットを検出するフェイルセーフ手段の役目を果
たすので好ましい。 ８０２８６がリセットされる間に、システムの他部分は
動作を続けることができる。ＲＡＭの位置がプロセスに
よって撰傷を受けることはない、システムの他部分が動
作を続けられるので、リセット中には２つの予防策をと
ることが必要である。 先ず第１に、８０２８６は、リセットの間にバス許可動
作を適切に実行しないことがあるので、ダイレクトメモ
リアクセス機構の設計にもよるが、ダイレクトメモリア
クセス動作を行なわないように確保することが必要であ
る。 ８０２８６のリセット中に行なうべき第２の予防策は、
割込み処理に関するものである。リセット動作中には割
込みを不能にすると共に割込み状態を見失わないように
することが必要である。システムがエツジトリガ式の割
込みを用いている場合には、ハードウェアが入ってくる
割込みを忘れないようにしなければならない、ここに述
べる好ましい方法では、Ｉｎｔｅｌ ８２５９のような
プログラム可能な割込み制御器をシステムに使用するの
が好ましい、このようなシステムにおいては、割込みを
防ぐように８２５９マスクレジスタをプログラミングす
ることによりモード切り換え中にマスク可能な割込みが
防止される。 ８０２８６のＣＬＩ （クリア割込み
フラグ）命令を用いても同じ結果を得ることができ、割
込みが不能とされる。 モード◆リ えの効率 オペレーティングシステム環境においてモード切り換え
を実施するためには、システムの一般的な動作が低速で
あってはならない、それ故、オペレーティングシステム
は、両方のモードで実行できるように書き込むのが好ま
しい、オペレーティングシステムが１つのモードでしか
実行できないように害き込まれた場合には、一方のモー
ドで作動しているプログラムをシステムの呼出し中に強
制的に他方のモードに切り換えたり他方のモードから切
り換えたりすることになる。このため、本発明の好まし
い実施例では、オペレーティングシステムの全部又は大
部分がリアルモード及び保護モードの両方で実行できる
ように書き込まれる。 更に、１７０割込みを行なうためのモード切り換えはシ
ステムの性能を低下させるので、可能な時にはいずれか
のモードで作動できるように割込みサービスルーチンを
書き込まねばならない、装置ドライバは、タスクが装置
ドライバを用いたｌｌｏｉｐＩＩ作を要求する時と、装
置ドライバルーチンがプロセッサに対して作動する時と
の間にモード切り換えが生じることがあるので、両方の
モートで作動できることが好ましい。 ８０２８６のアーキテクチャでは、リアルモード及び保
護モードで実行されるオペレーティングシステムを設計
するよう試みた時に各モードが別々のメモリアドレス方
法を用いているために特殊な問題を招く、従って、所与
のメモリアドレスは、通常、リアルモードにおいては８
０２８６システムの物理メモリ内の１つの位置を指示し
そして保護モードにおいては８０２８６システムの物理
メモリ内の別の位置を指示する。これにより、オペレー
ティングシステムは、通常、両方のモードで作動できる
ためには各メモリ対象に対して２つのアドレス（リアル
及び保護）を維持することが必要となる。 このような要求により、オペレーティングシステムに負
担がか−ると共に、メモリアドレスの組み込まれた手順
呼出しを伴う問題が生じる。本発明では、リアルモード
及び保護モードにおいて共通にアドレスできるようにオ
ペレーティングシステムのルーチンを配置するという改
良された方法を提供することによってこの問題が解決さ
れる。どの方法の説明に先立ち、リアルモード及び保護
モードに用いられるメモリアドレス方法を説明する。 リアルモードにおいては、８０２８６が、 ８０８６プ
ロセツサのメモリアドレス方法をエミュレートする。全
てのメモリアドレス動作は、物理アドレス。 即ち「実」アドレスに関して行われる。アドレスは、次
の２つの成分を含む３２ビツトポインタによって指定さ
れる。即ち、（１）セグメントのスタートアドレスを指
定する１６ビツト量のセグメントセレクタ、及び（２）
１つのセグメント内の特定の位置の変位をバイト単位で
決定する有効アドレスオフセット、これら２つの値は、
一般に、（セグメント：オフセット）フォーマントと称
する。セグメントセレクタ及びオフセットは、第１図に
示すように合成さハて、２０ピントの物理アドレスを形
成する。セグメントのベースアドレスは、１６ビツトの
セグメントセレクタ値を、最下位４ビツトに０を有する
２０ビツト値として解釈することによって決定される０
次いで、１６ビントのオフセット値がこの２０ビツトの
セグメントベースに追加され、物理アドレスを示す２０
ビツト値が形成される。 （８０２８６は、リアルモ
ードにおいては、８０８６をエミュレートするので、セ
グメントアドレスを示す各１６ビツトの物理的な値は最
上位４ビツトがＯにセットされて２４ビツトレジスタに
実際に記憶され、リアルモードにおいてユーザに実際上
透過的となる。リアルモードアドレスのこの特性は、以
下で述べるように内部診断登用いて装置ドライバを取り
扱う好ましい実施例では重要なものとなる。） 保護モードにおいては、メモリアドレスを指定するため
に３２ビツトポインタも使用される。 メモリマネージメント機構は、３２ビツトポインタによ
って指定された論理アドレスと、このポインタによって
指定された実際の物理アドレスとの間にマツピング動作
を介在させ、物理的なメモリに拘りなく論理アドレスを
形成する。マツピングは、仮想アドレスの解釈を支配す
る多数のメモリ常駐記述子テーブルを用いることによっ
て行われる。従って、３２ビツト仮想アドレスのセグメ
ントセレクタ成分は、物理メモリ内の位置ではなくて記
述子テーブル内の特定の位置を指定する。記述子テーブ
ルは、「記述子」と称する８バイトのエンティティで構
成される。セグメントセレクタ内のインデックスフィー
ルドは、記述子テーブル内のセグメント記述子を指す、
セグメント記述子は、マイクロプロセッサの物理アドレ
ススペース内のセグメントベース位置を識別する２４ビ
ツト値を含む。 保護モードセグメントセレクタのフォーマットが第２図
に示されている。セグメントセレクタの最下位２ピント
は、８０２８６の保護機構に使用される許可ビットであ
る。セグメントセレクタのビット２は、物理メモリ位置
がグローバル記述子テーブル（ＧＤＴ）から選択される
かローカル記述子テーブル（ＬＤＴ）から選択されるか
を定めるテーブルインジケータビットである。テーブル
インジケータピントがゼロにセットされた時には。 グローバル記述子テーブルが選択される。ＧＤＴは、グ
ローバルアドレススペース用のベースメモリ位置を含み
、これは、システム巾の手順及びデータ （オペレーテ
ィングシステムを含む）に対して使用される。テーブル
インジケータビットが１にセットされた時には、セグメ
ントセレクタがローカル記述子テーブル（ＬＤＴ）を選
択し、これは、各タスクごとに別々にマスクされるロー
カルアドレススペースを選択する。 第３図は、３２ビツト仮想アドレスを用いてマイクロプ
ロセッサの物理メモリ内の位置を定める方法を概略的に
示すものである。セグメントセレクタのテーブルインジ
ケータビットは、ＧＤＴを使用するか現在のＬＤＴを使
用するかを指示し。 それに対応するＧＤＴＲ又はＬＤＴＲが適当なテーブル
のベースアドレスを与える０次いで、最上位１３ビツト
で構成されるセグメントセレクタのインデックスフィー
ルドを使用して、テーブルから適当なセグメント記述子
を選択する。プロセッサは、インデックス値に８を乗算
しく記述子当り８バイトあるので）、適当なセグメント
記述子をアクセスする。 第４図に示すように、セグメント記述子の内容は、１櫻
セグメント（アドレスが探索される物理メモリ内のセグ
メント）のベースアドレスを指示する２４ビツト値を含
んでいる０次いで、３２ビツト仮想アドレスからの１６
ビツトオフセツト値がこのセグメントベースアドレスに
加算されて物理メモリアドレスが形成される。 本発明の方法においては、オペレーティングシステムの
全部又は大部分がリアルメモリに記憶され、オペレーテ
ィングシステムルーチンの入力点のアドレスをリアルモ
ード及び保護モードの両方において共通の（セグメント
：オフセット）値で指定できるようになっている。第５
図は、グローバルアドレススペースを指定する保護モー
ドのセグメントセレクタ成分に対するフォーマントを示
している。オペレーティングシステムのセグメントは、
セグメントセレクタがグローバル記述子テーブルを選択
するフォーマットでコード化されるように、即ち、セグ
メントセレクタのビット２が０となるように、アドレス
スペース内に配置されるのが好ましい、ＬＤＴの使用も
考えられるが、ＬＤＴを操作するためのオーバーヘッド
が過剰となるために好ましくない、第５図に示す例では
、最下位２ビツトがＯにセットされている。これらのビ
ットはＯにセットされて特権レベル０を指示するのが好
ましい１本発明の方法は、セグメントセレクタの最下位
２ビツトを非ゼロ値にセットして使用することもできる
が５このような値は、あまり好ましいものではない、と
いうのは、保護モードで作動する時に８０２８６の保護
機構に影響が及ぶからである・ 第６図は、第５図に示されたフォーマットのセグメント
セレクタをリアルモードにおいていかに解釈するかを示
すものである。リアルメモリにおいてベースアドレスを
定める２０ビツトセグメントベースは、ビット７ないし
１９のセグメントインデックス値と、最下位７ビツトの
Ｏとを含んでいる。 従って、リアルモードアドレス動作又は保護モードアド
レス動作のいずれかを用いてリアルメモリに同じベース
アドレスを得るためには、リアルモードの２０ビツトセ
グメントベース値に等しイｆｌｆｆをグローバル記述子
テーブルに含まれた適当なセグメント記述子の２４ビツ
トベース値に記憶することが必要である。 リアルモード及び保護モードの両方でアクセスすること
のできるメモリ位置を選択するこの方法の一例が第７図
に示されている。先ず、保３モードに適合するフォーマ
ットのリアルモードセグメントセレクタが選択される。 ここに示す例では、２進値１ｉ０００が選択される。こ
の例を説明するために、オフセント値Ｏが選択される。 リアルモードにおいては、セグメントセレクタが、２進
値１１０００ｏｏｏｏ、即ち、１８０ＨＥＸの２０ビツ
トベースセレクタに変換さ九る。オフセット値０がこの
セグメントベースに加算され、１８０ＨＥＸのリアルメ
モリアドレスが形成される。 保Ｓモードにおいては、１１０００のセグメントセレク
タ値が最下位２ピントを○と指定し、テーブルビットを
Ｏと指定しそしてインデックス値を０１１と指定する。 このインデックス値は、ＧＤＴにおいて値０１１に対応
する記述子を選択する０本発明の方法を用いると、この
記述子に含まれた２４ビツトヘース値が０１１００００
０００にセントされ、これは、リアルモードにおいてセ
グメントベースとして得られたものと同じである。保護
モードでは、この２４ピントのベース値がオフセットに
加算されて、メモリアドレス１８０ＨＥＸがリアルメモ
リに得られる。第７図に示すように１例えば、オペレー
ティングシステムのサブルーチンは、その入力点アドレ
スが１８０ＨＥＸで記憶され、いずれのモードにおいて
もアドレスすることができる。 上記の方法を用いて（セグメント：オフセット）値を選
択しそして共通にアドレスできるサブルーチンをそれに
対応する入力点アドレスと共に記憶することにより、オ
ペレーティングシステム、装首ドライバ及び割込みサー
ビスルーチンを同じ技術を用いて記憶することができ、
これらをいずれのモードで入力することもできる。 装置ドライバについて更に考えるべきことは、メモリア
ドレス性の良さである。保護モードプログラムは、１メ
ガバイトより上のアドレスに工／○を要求することがあ
る。要求されたＩ １０１１１作が実際の行われる前に
、プロセッサはリアルモードに切り換わることができる
。要求に応じるべき時に装置ドライバルーチンがリアル
モードで作動している場合には、Ｉ１０位置をアドレス
することができない、この問題を解消するために、本発
明の一部分として使用されるオペレーティングシステム
は、Ｉ１０位置のアドレスを検査して現在の実行モード
で所望のメモリ位置をアドレスする（セグメント：オフ
セット）対を形成するようなサブルーチンを含むのが好
ましい、システムが保護モーＦｉこある場合には、ＧＤ
Ｔ又はＬＤＴ！！−単純にプログラミングするだけでこ
れを行なうことができる。１メガバイトより下のリアル
モードアドレスについても、プログラミングは同様に単
純である。然し乍ら、１メガバイトより上のリアルモー
ドアドレスについては、特殊な技術を用いるのが好まし
い、 ８０２８６は、８０８６及びその２０ビツトの物
理メモリアドレスフォーマットをエミュレートするので
、内部診断命令を用いて、リアルモードで２４ビツトの
物理アドレスを形成することができる。このような命令
により、オペレーティングシステムは、４つの上位ピン
トに値を挿入することができる。これらのピントは、通
常、０にセットされ、リアルモードにおいてシステムプ
ログラムに透過的である。このような命令の使い方及び
働きに関する情報は、典型的に、マイクロプロセッサの
製造者から入手できる６例えば、インテル社は、８０２
８６に関する情報を供給している。 この方法を用いて２４ビツトのセグメント値が形成され
ると、装置ドライバは、リアルモードにおいて１メガバ
イトより上のメモリをアドレスすることができる。リア
ルモードにおいて１メガバイトより上のメモリを強制的
にアドレスするのとは別に、１メガバイトより下のメモ
リ位置にバッファ？：形成して、システムが保護モード
に切り換わるまでデータを一時的に記憶することができ
る。 システムが保護モードに切り換わった時には、バッファ
の内容を１メガバイトより上のアドレスに伝送すること
ができる。 ７合性の問題 １、メガバイトラップ 本発明による好ましい方法は、リアルモードで作動する
８０２８６と、８０８６に対して書かれた既存の：、４
Ｓ Ｄ ＯＳプログラムとの間の適合性の問題を解
消するように構成された段階を含むのが好ましい、この
ような問題は、リアルモードの８０２８６が８０８６−
８０８８チツプを非常に完全且つ正確にエミュレートし
ないことから生じる。このような適合性の問題の１つが
「１メガバイトラップｊ問題として知ら九ている。 ８
０８６は、１メガバイトより上のメモリ位置をアドレス
できないので、１メガバイトより上のメモリ位置をアド
レスしようとした場合にはビット１９の上のピントに記
憶されるであろう値が無視されることになる。従って１
位置１１１１１１１１１１１１１１１１１１１１＋０１
０をアドレスしようと試みた場合は、下位のメモリ位置
０１に対してアドレスがラップされることになる。８０
８６に対して書かれた幾つかのプログラムが適切に作動
するためにはこの機能によって大きく左右される。不都
合なことに、メモリ位置は、 ８０２１３６がリアルモ
ードにある場合１メガバイト上に延びており、下位のメ
モリ位置に対してラップされない、従って、マイクロソ
フトＰＡＳＣＡＬで書かれたプログラムやＭ Ｓ −Ｄ
ＯＳの’Ｃａ１１５’機能を用いたプログラムを含む
プログラムは、標準的な８０２８６システムに役立たな
い６本発明によって設計されたオペレーティングシステ
ムは。 この問題に対して２つの別々の解決策を果たすのが好ま
しい。 １メガバイトより上のメモリで構成されたシステムの場
合は、アドレスラインＡ２０の作用を不能とするような
補助的なハードウェア素子が設けられるのが好ましい。 アドレスラインＡ２０は。 計算において桁上げビットを作動可能とし、従って、こ
れが作動不能となると、ラッピングが生じろ、このハー
ドウェアは、ソフトウェア指令のもとで作動したり不作
動としたりすることができる。 オペレーティングシステムは、リアルモードのプログラ
ムを実行する前に必要に応じてこのハードウェアを作動
させる。 ＩＢＮ ＰＣ／ＡＴのようなコンピュータに
おいては、Ａ２０ラインの不作動化が比較的ゆっくりと
した段階であり、これは、システムを最初にブートアッ
プする時に行われるのが好ましい、この場合、モード切
り換え中にＡ２０ラインのハードウェアを再プログラミ
ングする必要はない。 メモリが１メガバイトを越えて延びるようなシステムの
場合は、特殊な命令を１メガバイトより上の下位メモリ
位置に入れて所望の下位メモリ位置を指すようにするこ
とにより問題を解消するのが好ましい。例えば、Ｐ Ａ
Ｓ ＣＡ Ｌプログラムは、６４により下のメモリに
ロードされず、特殊な命令は、１メガバイトより上の下
位メモリ位置、例えば、アトＬ、ス１０００００ｈ又は
１０００１０ｈに入れられる３例えば、タスクのＰＤＢ
のｒｃａｌｌ ５Ｊ命令は２上位メモリアドレスにジャ
ンプするように変更され、次いで、制御がＤＯＳに移さ
れる。これで、Ａ２０は、作動しているプログラムのモ
ードに拘りなく常時作動されたまＮとなる。 ２、割込み ８０割込み処理ルーチンを有するリアルモードプログラ
ム 成る既存のリアルモードプログラムは、それ自身の割込
み処理ルーチンのアドレスを割込みベクトルテーブルに
記憶することによってハードウェア割込みを使用する。 これは、８０２８６が保護モードにある時にこれらプロ
グラムの割込み処理ルーチンが割込みベクトルによって
呼び出されることを意味する８本発明のディスクオペレ
ーティングシステム（ＤＯＳ）は、８０２８６をリアル
モードに切り換えさせる特殊なりＯＳコードを割込みベ
クトルが指示するようにさせ、次いで、制御をリアルモ
ードプログラムの適当なアドレスに移すことによって、
これらの状態を処理するのが好ましい。 更に別の復帰アドレスがスタックに入れられ、割込みサ
ービスが完了した時に、プログラムによって制御がＤＯ
Ｓに戻され、モードが保護モードに切り換えられ、次い
で１割り込まれたモードに復帰される。 この割込み遮断を実行するのに使用される技術は、２つ
ある。第１の技術は、この特殊なコードをＤＯＳの「セ
ットベクトル」コマンドハンドラに入れることである。 成るプログラムでは、このＤＯ５Ｉｉｉを用いて１割込
みベクトルの内容が変更される。 第２の技術は、割込みベクトルに直接書き込まれるプロ
グラムに関するものである。リアルモードプログラムを
ディスパッチする前に、ＤＯＳは割込みベクトルの状態
を記録する。 ８０２８６が再指定されようとする時に
は、ＤＯＳがベクトルを再検査し、変更点を探す。検出
された変更点は、ベクトルの編集を表わしており、上記
した特殊なりＯＳコートを指すように割込みベクトルを
編集することによって処理される。 ｂ、プログラムをフックする別の好ましい実施例 多くのアプリケーションでは、手前の内容を読み取って
セーブすることにより割込みベクトルが「フック」され
る。割込みベクトルから制御権を受は取ると、手前のア
ドレス値にジャンプすることによりこれを「バス」する
にの技術は、当該プログラムが終了しない限り良好に機
能する。 このような割込み連鎖において１つのプログラムが終了
した場合には、それより上流のプログラムが、割込み時
に、その終了したプログラムを指示するのに用いるメモ
リアドレスに制御権を移し続けることになって、システ
ム欠陥を生じる。この現象が第８図ないし第１２図に示
されている。 第８図は、アプリケーションプログラムが割込みに関与
しない時に既存のオペレーティングシステムＤＯ３が割
込みにいかに応じるかを示している。この場合、ＤＯＳ
は、割込み処理ルーチンの入力点のアドレス（０１２０
）を割込みベクトルテーブルに入力する。第８図に示し
た割込みベクトルテーブル内の位置に対応する割込みが
生じた時には、８０２８６が割込み処理ルーチンに対応
するＤＯ３に制御権を移す０割込み処理ルーチンがその
作業を完了すると、［割込み復帰（ＩＲＥＴ）Ｊ命令を
実行し、８０２８６はその前の実行プログラム流に復帰
する。 第９図は、典型的に１つのアプリケーション（アプリケ
ーション１）が既存のＤＯ３環境においていかにハード
ウェア割込みを遮断するかを示しでいる。ＤＯ５は、第
８図に示し且つ上記したように、その割込み処理ルーチ
ンのアドレス（０１２０）を割込みバク１−ルテーブル
に入力している。アプリケーション１は１割込みベクト
ルの現在の内容（０１２０）を読み取り、この値をその
アドレススペース内の成るメモリ位置にセーブする。次
いで、それ自身の割込み処理ルーチンのアドレス（１０
５０）をハードウェアベクトルテーブルに入力する。 割込みが生じると、 ８０２８６は、ＤＯ８割込み処理
ルーチンではなくてアプリケーションの割込み処理ルー
チンに制御４１！を移す０次いで、アプリケーションは
、典型的に、割込みの原因を調査し。 その割込み自体を処理してＩＲＥＴ命令を発し、制御権
をその前の実行プログラム流に戻すか又は制御権をＤＯ
３割込みハンドラ（そのアドレスをセーブしている）に
移すかを判断する。前者の場合には、ＤＯ３割込みハン
ドラが実行されない。 第１０図は、第９図に示されて上記で述べた事柄に第２
のアプリケーション（アプリケーション２）が追加され
る時に何が起こるかを示している。アプリケーション２
は、ハードウェア割込みベクトルテーブルを読み取って
、アプリケーション１の割込み処理ルーチンのアドレス
（１０５０）をそのアドレススペースにセーブしている
。次いで、アプリケーション２は、それ自身の処理ルー
チンのアドレス（２０８０）をベクトルテーブルに入力
している。 この場合、割込みが生じると、最初に、アプリケーショ
ン２の割込み処理ルーチンに入る。次いで、割込みが処
理されるか、制御権がアプリケーション１の割込み処理
ルーチンに移されるかのいずれかである。制御権がアプ
リケーション１の割込み処理ルーチンに移行される場合
には１割込みが処理されるか、又は、制御権がＤＯ３の
割込み処理ルーチンに移される。 この連鎖によって形成される優先順位機構に注目された
い、システムに入る最後のアプリケーションは、割込み
に対して最初に取捨選択する権利を有しており、００５
は、アプリケーションが割込みを所望しない場合だけ割
込みを処理する最後の処理手段である。この技術は、ア
プリケーションがターミナルからのキーストロークに対
してフィルタ作用を果たして成る特殊な「制御」キーコ
ードを確認する一方、確認されないコードを連鎖に含ま
れた次の下流のハンドラへ送九るようにするためｉニー
ｕ的に使用されている。 割込みベクトルを連鎖にするこれらの技術を用いたプロ
グラムは、典型的に、これらプログラムから退出した時
にこれらプログラムに取って代わったハンドラのアドレ
スを復帰させる。第１１図は、アプリケーション２の終
了を示しており。 その前に、アプリケーション２は１割込みベクトルテー
ブルの値をアプリケーション１の処理ルーチンの値（１
０５０）に復帰している。 第１２図は、アプリケーション２の前に終わるアプリケ
ーション１の作用を示している。アプリケーション１は
、これがセーブしたハンドラのアドレス、即ち、ＤＯＳ
ハンドラのアドレスを復帰する。これが行われた後、ア
プリケーション２（まだ作動している）は、連鎖から不
適切に明所される。 この不適切な動作は、マルチタスクシステムが単一タス
クシステム用として設計されたアプリケーションを作動
していることがら直接的に生じるものである。このよう
なアプリケーションでは。 システムの１つのプログラム（それ自体）しか終了させ
ることができないものと仮定される。この仮定は、マル
チタスクシステムでは成立しない。 図示されていないが更に多くの重要な事柄があることに
注、偲されたい、上記の説明に続き、アプリケーション
２がここで終了した場合には、割込みベクトルテーブル
を、これがセーブされた値、即ち、１０５０に復帰させ
る。この値は、アプリケーション１の割込み処理ルーチ
ンの前のアドレスを示すもので、割込み処理ルーチンは
、もはやこのアドレスにはない、メモリ内のランダムな
位置を指すベクトルがハードウェアベクトルテーブルに
存在する場合、典型的に、システムは、長い時間が経過
する前に崩壊することになる。 本発明の好ましい実施例では、上記の問題を解消するよ
うな新規な割込み処理方法を含むのが好ましい、ＤＯＳ
によって使用される各ハードウェア割込みベクトルは、
「ディスパッチャ」と称するＤＯＳの特殊なルーチンを
指すようにＤＯＳによって設定される。このディスパッ
チャは、各割込みにおけろ全ての当該ハンドラルーチン
のクライエントリストを保持し、適当な時期にこのよう
なハンドラに制御権を移す。 第１３図に示す割込み処理方法の好ましい実施例では、
各割込みベクトルがディスパッチャルーチンの対応する
入力点を指すようにセントされる。第１３図は１例えば
１割込みベクトルＮａ ８がディスパッチャのアドレス
１９０を指すようにセントされたところを示している。 ディスパッチャは、各割込みベクトルに対応するクライ
エントリストを保持する。最初、クライエントリストは
。 １つの入力、即ち、ＤＯＳの欠陥ハンドラのアドレス（
第１３図の０１２０）Ｌ、か含んでいない。 ディスパッチャは、ハードウェア割込みベクトルの内容
を監視し、アプリケーションプログラムがハードウェア
割込みベクトルの内容をそれ自身の割込みハンドラルー
チンのアドレスと交換した時を決定する１割込みベクト
ルの内容は、割込みが生じるたびに且つ制御権がＤＯＳ
に移されるたびにチェックされる。変化が検出された時
には、ＤＯＳが割込みベクトルの新たな内容をそのクラ
イエントリストの上部に読み込み、ディスパッチャを指
すように割込みベクトルをリセットする。 例えば、アプリケーション１ （第１３図に示す）が実
行を開始すると１割込みベクトル（１９０）からのアド
レスをセーブし、それ自身の割込みハンドラルーチンア
ドレス（１０５０）を割込みベクトルに入れる。このベ
クトルに対する次のディスパッチもしくは割込みの際に
、ＤＯＳは、アブロケーションがハードウェア割込みベ
クトルを変更したことを知らせる。これにより、ハード
ウェア割込みベクトルが１９０にリセットされてディス
パッチャを指すと共に、アプリケーション】のハンドラ
のアドレス（１０５０）がこのキ］込みベクトルのため
のディスパッチャリストに加えら几る。 アプリケーション２が始まると、同じ手順が行われる０
割込みベクトルは、ディスパッチャを指すように復帰さ
れ、ディスパッチャのクライエントリストは、今度は、
次の３つのアドレスを含む、即ち、０１２０ （００３
割込みハンドラルーチンのアドレス）；１０５０ （ア
プリケーション１の割込みハンドラルーチンのアドレス
）；及び２０８０ （アプリケーション２の割込みハン
ドラルーチンのアドレス）。 割込みが生じると、ディスパッチャは、各割込みハンド
ラルーチンを逆の順序（即ち、アプリケーション２、ア
プリケーション１そしてＤＯＳ）で呼出し、やがて、こ
れらの１つがＩ ＲＥＴ命令を発して、割込みを処理し
たことを指示する。第１３図の方法を用いた割込みの処
理が第１６図のフローチャートに示されている。制御権
が入力点０１９０に移されると、ディスパッチャ内の初
期フラグについてチェックが行われる。初期フラグがセ
ントされていない場合には、ディスパッチャは、初期フ
ラグをセントし、クライニントポインタをセントし、デ
ィスパッチャの第２の入力点のアドレスをスタックに入
れ、そして処理されている割込みに対するクライエント
リストの第１アドレスに制御を移す、第１３図に示され
た環境においては、アドレス２０８０、即ち、アブロケ
ーション２の割込みハンドラルーチンのアドレスに制御
権が移される。アプリケーション２は、割込みを処理し
てＩＲＥＴを発するか、或いは、その前にセーブされた
アドレス０１９０に制御を戻す。 制御がアドレス０１９０に戻されると、ディスパッチャ
は初期フラグをチェックする。ここでは、初期フラグが
セットされているから、ディスパッチャは、クライエン
トポインタを増加し、制御権をクライエントリストの第
２のアドレスに移す。 第１３４図に示す環境においては、アドレス１゜５ｏ、
即ち、アプリケーション１の割込みハンドラルーチンの
アドレスに制御権が移される。アプリケーション１は、
割込みを処理して制ｖ４権をアドレス０１９０に戻すか
、或いはＩ ＲＥＴを発する。第１６図に示すように、
割込みハンドラが１ＲＥＴを発した時には、制御権がデ
ィスパッチャの第２の入力点に移される。というのは、
このアドレスが既にスタックの上部にあるからである。 次いで、ディスパッチャは、初期フラグをクリアし、別
のＩＲＥＴをシステムに発し、割り込まれた実行プログ
ラム流に制御権を復帰させる。 本発明の方法を用いると、第１４図に示すように、アプ
リケーションが終了して、割込みベクトルを、その前の
割込み処理ルーチンのアドレスであると考えられるもの
にセントした時に、ＤＯ５がシステムからのその逸脱を
検出し、終了しつ＼あるアプリケーションの割込みハン
ドラのアドレスをディスパッチャのクライエントリスト
から除去する。 本発明の割込み処理ルーチンについては、別の実施例も
考えられる。第１７図に示す好ましい実施例では、割込
みベクトルが、８０２８６の割込み記述子テーブル内の
５５’Ｊの位置へ移動されている。 例えば、割込みベクトル８によって以前に処理されたハ
ードウェア割込みは、今度は、割込みベクトル１０８に
よって処理される。このベクトル１０８は、ディスパッ
チャ内の最初の入力点を指すようにセットされる６割込
みベクトル８の値を得るために書かれたアプリケーショ
ンプログラムは、それらの割込みハンドラのアドレスを
割込みベクトル８に読み込み続けるが、ＤＯ５は、アプ
リケーションが割込みベクトル１０８を用いて転向しよ
うとするような割込みを実際上処理する。割込みベクト
ル８のような元の割込みベクトルの値は。 ディスパッチャ内の第２の入力点を指すようにセットさ
れる。従って、アプリケーションプログラムがシステム
に入って割込みベクトルのｇ集を試みる時には、その割
込み処理ルーチンのアドレスを元の割込みベクトルに入
れ、第２の入力点のアドレスをディスパッチャにセーブ
する。前記の実施例の場合と同様に、ディスパッチャは
、制御がＤＯ８に移された時及び割込みを受けた時に割
込みベクトルの榎集をチェックする。編集が検出ざ九る
と、アプリケーションプログラムの割込み処理ルーチン
のアドレスがクライエントリストに入れられ、′、イ］
込みベクトルは、ディスパッチャ内の第２の入力点を指
すようにリセットされる。 ハードウェア割込みを受けた時には、これが割込みベク
トル１０８のような新たな割込みベクトルに向けられ、
制御は、ディスパッチャの第１の入力点へ切り換えられ
る。ここで、ディスパッチャは、具のハードウェア割込
みが生じたことが自動的に分かる。この実施例では、初
期フラグは必要とされない５次いで、ディスパッチャは
、そのクライエントポインタを初期化し、処理されてい
る割込みに対しクライエントリストの第１のクライエン
トに制御権を移す、第１のクライエントの割込み処理ル
ーチンが割込みを処理しない場合には、制御権を第２の
入力点へ復帰し、ディスパッチャはクライエントポイン
タを増加すると共に次のクライエントの処理を行なう、
クライエントによって発生された丁ＲＥＴ命令は、制御
権をその前の実行プログラム流に復帰させる。 ３、別の好ましい実施例 ３０２８６を組み込んだ成る種の装置、例えば、１８Ｍ
ＰＣ／ＡＴやこれと同様の装置は、広く利用されてい
るが、そのハードウェア設計の幾つかの素子により、モ
ード切り換え速度が低下されたり、リアルモードプログ
ラムに使用できるメモリの量が１戊少されたりする。本
発明の′Ｓ１］の実施例では、このような装置の性能を
改善するのに使用できる技術が提供される。 例えば５本発明のモード切り換え技術を、第１４図に示
すようにメモリ内のオペレーティングシステムの位置に
関連した成る技術と組み合わせることにより、性能の改
善が達せられる。全ての８０２８６装置は、リアルモー
ドプログラムの場合、ＲＡＭの大きさを１メガバイトに
制限し、そして実際上は、殆どの８０２８６４Ａ［が使
用可能なＲＡＭの巣をプログラムにより６４０Ｋに制限
する０本発明の別の実施例においては、リアルモードプ
ログラムに使用できる下位６４０にのメモリ斌が。 ６４ＫまでのＤＯ５をメモリの１メガバイト位置に配置
することによって最大にされる。ＤＯ５のこの部分は、
リアルモード及び保護モードの両方でアクセス／実行す
ることができ、１メガバイトより下に同じ量の空間を必
要としないし、又プログラムによって使用するための６
４０にも必要としない。更に、比較的大きく且つ頻繁に
使用しないか或いは比較的低速であるようなりＯ５の幾
つかのエレメントは、メモリにおいて１メガバイトより
上に配置し、保護モート中にのみ使用することができる
６例えば、ファイルを開放するルーチン２フアイルの名
前を変えるルーチン、辞書を形成するルーチン及び辞書
を削除するルーチンは。 性能を著しく損なうことなく、１メガバイトより上に記
憶することができる。リアルモードプログラムが１つの
機能を要求する場合には、ＤＯ３が保護モードにおいて
モードを切り換え、要求された動作を実行し、逆にモー
ドを切り換えてからプログラムに復帰する。 ４、補助的な保護ハードウェア 保護モードにおいてプログラムを走らせることができる
場合には、システムの保護及び安全性に大きく貢献する
ことができる。システムのユーザ／オペレータは、リア
ルモードプログラムの実行を拒絶するようにＤＯ５に命
令して完全な保安環境を確保するようなコマンドを入力
することができる１本発明の別の好ましい実施例では、
システムの保護機能を維持しつ＼もリアルモードプログ
ラムを実行できるようなハードウェア素子が提供される
。 第１のこのような装置を、ここでは、「工１０マスキン
グハードウェア」と称する。 ８０２８６によって試み
られる各工／○動作を有効工／○アドレスのリストに対
してチェックするようなハードウェアを設けることがで
きる。ＤＯ５は、使用される単一のリストをプログラム
することができるが、複数のリストをハードウェアにま
って保持していて所与の時間に使用すべき適当なリスト
だけをＤＯ５が指示すればようようにし、有効な１／○
アドレスを決定する必要がないようにすることが好まし
い、このようにすれば、動作が許可された時に、これを
実行することができる。さもなくば、バートウニアがそ
の動作を阻止したり不能としたりすることがある。有効
アドレスのリストは。 通常、８０２８６によってプログラムされたＲ Ａ Ｍ
装置に記を口される。 又、このハードウェアにより、ＤＯ３は、保護モードプ
ログラムを実行しつ＼これらプログラムによって「安全
」なＩ１０ボート（専用装置や。 表示カードのプログラムレジスタ）をアクセスできる一
方、その他のＩ１０ボートへのアクセスを防止すること
ができる。 設けることのできる第２の形式のハードウェアは、メモ
リ保護ハードウェアである。 ８０２８６によって試み
られた各メモリ動作をチェックするようなハードウェア
を設けることができる。ＤＯ３は、リアルモードでプロ
グラムを実行する時にこのハードウェアを使用して、そ
のプログラムに対して許可された読み取りのみ及び書き
込みのみのアドレス範囲をこれにプログラミングする。 この位置以外のメモリ位置をアクセスしようと試みた場
合には、ＮＭＩ事象によってフラグがたてられ、このよ
うな試みが（おそらく）防止される。このハードウェア
の典型的な設計は、許可ビット又はフィールドを含む小
型のＲＡＭである。アクセスＲＡＭの上位ピントは、高
速ルックアップＲＡ Ｍからビット又はフィールドを選
択するのに使用される６ビツト（単数又は複数）の状態
は、動作の適合性を指示する。このＲＡ Ｍは、ＤＯ３
によってプログラミングされる。 ８０２８７のモード切り換え ８０２８７又は他のマルチモード共通プロセッサをサポ
ートするのに必要なノ１−ドウエアは、簡単なものであ
る。 ８０２８６の場合と同様に、８０２８７は。 「リアルＪ及び「保護Ｊの２つの作動モードを有してい
る。又、リアルモードから保護モードへ迅速に切り換え
るためのソフトウェア命令を有している。保護モードか
らリアルモードへ切り換える対応命令はない、従って、
８０２８６の１つのボートによって簡単なラッチをア
ドレスできるようなハードウェア機構を設けなければな
らない、理想的には、８０２８７のモード切り換えは、
前記したように幾つかの最適な使用を可能とするように
８０２８６と独立したものでなければならない。 ソフトウェアで簡単に実施する場合には、常に、８０２
８７を８０２８６と一緒に切り換え、両方のプロセッサ
が常にリアルモード又は保護モードの同じモードにある
ようにする。然し乍ら、８０２８７のモード切り換えを
行なう場合には、８０２８７の状態やその他タスクに特
定なデータをセーブすることが必要である。全てのアプ
リケーションは＋ ８０２８７の共通プロセッサを必ず
しも使用しないために。 ８０２８６を切り換えるたびに８０２８７を切り換える
と、切り換えプロセスが不必要に低速となる。それ故。 ８０２８７に使用される本発明の好ましい実施例では、
あたかも８０２８７がシステムに存在しないかのように
８０２８６をセントし、８０２８７を８０２８６と共に
モード切り換えしないのが好ましい、アプリケーション
プログラムが８０２８７を使用しようとした時には、最
初は不成功に終わる。然し乍ら、このような試みの後、
８０２８６は、 ８０２８７にアクセスできるようにリ
セットされる。 ８０２８７のモードがチェックされ、
８０２８７を要求しているプログラムのモードと比較さ
れ、必要に応じて、 ８０２８７が切り換えられる。 次いで、プログラムが再スタートされる。 ８０２８７
を要求しているプログラムの実行が終了すると、８０２
８６はリセットされ、８０２８７が存在しないことを指
示する。 本発明の方法及び装置は、８０２８６マイクロプロセツ
サ及びこのマイクロプロセッサを用いたコンピュータシ
ステムに使用するように構成された好ましい実施例につ
いて主として説明したが、本発明は、このような実施例
に限定されるものではない、むしろ、本発明は、８０２
８６と同様なアーキテクチャを有していて前記の実施例
で解決したものと同様な問題を呈するようなマイクロプ
ロセッサに使用するものを含む技術的に同等の全ての実
施例を網羅するものとする。
第１図は、 ８０２８６マイクロプロセツサのリアルモ
ードメモリアドレス手順を示す概略図、第２区は、保３
モードにおける８０２８６マイクロプロマソサのセグメ
ントセレクタフォーマットを示す図、 第３図は、８０２８６マイクロプロセツサの仮想アドレ
スを物理アドレスに変換する方法を示す概略図、 第４図は、８０２８６マイクロプロセノサの保護モード
において記述子テーブルからのセグメント記述子のフォ
ーマットを示す概略図、 第５図は、グローバルなアドレススペースを指示する保
護モードのセグメントセレクタ成分のフォーマットを示
す図、 第６図は、第５図のセグメントセレクタのリアルモード
における解釈を示す図、 第７図は、所与の（セグメント：オフセット）からリア
ルモード及び保護モードにおいて共通の物理メモリアド
レスを得るための本発明の方法を示すズ、 ７８図は、アプリケーションプログラムが存在しない状
態で既存のオペレーティングシステムが割込みを処理す
る方法を示す概略図、第９図は、割込み処理ルーチンを
含む１つのアプリケーションプログラムが存在する状態
で既存のオペレーティングシステムが割込みを処理する
方法を示す概略図、 第１０図は、割込み処理ルーチンを含む２つのアプリケ
ーションプログラムが存在する時に既存のオペレーティ
ングシステムが割込みを処理する方法を示す概略図、 第１１図は、割込み処理ルーチンを含む２つのアプリケ
ーションプログラムの連鎖において第２のアプリケーシ
ョンプログラムの終了の作用を示す図、 第１２図は、割込み処理ルーチンを含む２つのアプリケ
ーションプログラムの連鎖１こおいて第１のアプリケー
ションプログラムの終了の作用を示す図、 第１３図は、ベクトル割込みを処理する本発明の改良さ
れた方法を示す図、 第１４図は、第１３図の方法を示す図で、２つのアプリ
ケーション連鎖の第１のアプリケーションプログラムが
終了した時のディスパッチャの動作を示す図、 第１５図は、本発明によりメモリにオペレーティングシ
ステムを配置する改良された方法を示す図、 第１６図は、本発明の改良された割込み処理方法の第１
の好ましい実施例においてディスパッチャの論理を示す
フローチャート、そして第１７図は１本発明の改良され
た割込み処理方法の第２の好ましい実施例の動作を示す
概略図である。 甲 六 ト 続 ｊ、ｌｉ 王 古ｆブノ式）特許庁長官
黒 ［Ｂ 明 雄 殿１、’共件の表示 昭和６
１年特許願第８３］９５η３補正をする者 事件との関係 出願人 名 称 マイクロノット コーポレー／ヨン・１代理
人
ードメモリアドレス手順を示す概略図、第２区は、保３
モードにおける８０２８６マイクロプロマソサのセグメ
ントセレクタフォーマットを示す図、 第３図は、８０２８６マイクロプロセツサの仮想アドレ
スを物理アドレスに変換する方法を示す概略図、 第４図は、８０２８６マイクロプロセノサの保護モード
において記述子テーブルからのセグメント記述子のフォ
ーマットを示す概略図、 第５図は、グローバルなアドレススペースを指示する保
護モードのセグメントセレクタ成分のフォーマットを示
す図、 第６図は、第５図のセグメントセレクタのリアルモード
における解釈を示す図、 第７図は、所与の（セグメント：オフセット）からリア
ルモード及び保護モードにおいて共通の物理メモリアド
レスを得るための本発明の方法を示すズ、 ７８図は、アプリケーションプログラムが存在しない状
態で既存のオペレーティングシステムが割込みを処理す
る方法を示す概略図、第９図は、割込み処理ルーチンを
含む１つのアプリケーションプログラムが存在する状態
で既存のオペレーティングシステムが割込みを処理する
方法を示す概略図、 第１０図は、割込み処理ルーチンを含む２つのアプリケ
ーションプログラムが存在する時に既存のオペレーティ
ングシステムが割込みを処理する方法を示す概略図、 第１１図は、割込み処理ルーチンを含む２つのアプリケ
ーションプログラムの連鎖において第２のアプリケーシ
ョンプログラムの終了の作用を示す図、 第１２図は、割込み処理ルーチンを含む２つのアプリケ
ーションプログラムの連鎖１こおいて第１のアプリケー
ションプログラムの終了の作用を示す図、 第１３図は、ベクトル割込みを処理する本発明の改良さ
れた方法を示す図、 第１４図は、第１３図の方法を示す図で、２つのアプリ
ケーション連鎖の第１のアプリケーションプログラムが
終了した時のディスパッチャの動作を示す図、 第１５図は、本発明によりメモリにオペレーティングシ
ステムを配置する改良された方法を示す図、 第１６図は、本発明の改良された割込み処理方法の第１
の好ましい実施例においてディスパッチャの論理を示す
フローチャート、そして第１７図は１本発明の改良され
た割込み処理方法の第２の好ましい実施例の動作を示す
概略図である。 甲 六 ト 続 ｊ、ｌｉ 王 古ｆブノ式）特許庁長官
黒 ［Ｂ 明 雄 殿１、’共件の表示 昭和６
１年特許願第８３］９５η３補正をする者 事件との関係 出願人 名 称 マイクロノット コーポレー／ヨン・１代理
人
Claims (1)
- 【特許請求の範囲】 （１）デジタルコンピュータをオペレーティングシステ
ムプログラムで作動する方法であって、このオペレーテ
ィングシステムプログラムは、複数のサブルーチンで構
成され、上記コンピュータは、メモリと、入力／出力装
置と、システムクロックと、上記コンピュータをブート
アップする初期化手段と、マイクロプロセッサとを備え
ているものであり、このマイクロプロセッサは、複数の
モードと、上記マイクロプロセッサを第１のモードから
別のモードに切り換えることはできるが、上記第１モー
ドに戻すようには切り換えできないようなモード切り換
え手段と、上記マイクロプロセッサをリセットする手段
とを有しており、このリセット手段は、上記第１のモー
ドにおいて上記マイクロプロセッサをブートアップさせ
るものであり、上記方法は、必要な時にモード間の切り
換えを行なうことにより上記第１モードに適用される上
記コンピュータアプリケーションプログラムと同時に上
記別のモードに適用されるコンピュータアプリケーショ
ンプログラムを効率的に実行する手段を果たすものであ
り、上記方法は、 （ａ）上記コンピュータをブートアップし、（ｂ）上記
メモリ及びマイクロプロセッサにオペレーティングシス
テムプログラムをロードし、（ｃ）必要に応じて上記マ
イクロプロセッサで複数の上記アプリケーションプログ
ラムを実行し、（ｄ）各プログラムを実行する時にモー
ド切り換えが必要であるかどうかを判断し、 （ｅ）上記第１モードから上記別のモードの１つへの切
り換えが必要な場合には、上記モード切り換え手段を作
動し、 （ｆ）別のモードから上記第１モードへの切り換えが必
要な場合には、制御手段によって上記リセット手段を作
動することにより上記マイクロプロセッサをリセットし
、 （ｇ）上記のリセットが上記制御手段によって開始され
たか、電源オン、ハードウェア欠陥又はコンピュータの
作動欠陥によって開始されたかを判断し、そして （ｈ）上記のリセットが上記制御手段によって生じたも
のであると判断された場合には、上記コンピュータがブ
ートアップ中に通常の初期化ルーチンをバイパスするよ
うにさせるという段階を具備したことを特徴とする方法
。 （２）マイクロプロセッサを有するデジタルコンピュー
タのためのオペレーティングシステムであって、上記マ
イクロプロセッサは、２つのモードを含み、その一方の
モードは、メモリを直接アドレスする限定メモリリアル
モードでありそして他方のモードは、マッピングによっ
てメモリをアドレスする拡張メモリ保護モードであり、
更に、上記マイクロプロセッサは、このマイクロプロセ
ッサをリアルモードから保護モードへのみ切り換えるこ
とのできるモード切り換え手段と、マイクロプロセッサ
をリセットする手段とを備えており、このリセットによ
って上記マイクロプロセッサは上記リアルモードでブー
トアップされるようにしたオペレーティングシステムに
おいて、上記コンピュータがリアルモードに適用される
アプリケーションプログラムと保護モードに適用される
アプリケーションプログラムとを同時に実行できるよう
にリアルモードから保護モードへそして保護モードから
リアルモードへ効率的に切り換えを行なう手段と、上記
リセット手段を作動する手段と、このようなリセットが
この作動手段によって生じたものであるかどうかを判断
する手段と、もしそうであればそれに応答して通常の初
期化ルーチンをバイパスさせる手段と、リセット中に直
接メモリアクセス動作及び割込み信号の搬送を保留する
手段とを具備することを特徴とするオペレーティングシ
ステム。 （３）マルチモードマイクロプロセッサでコンピュータ
システムを作動する方法であって、上記マイクロプロセ
ッサは、第１モードから別のモードへ切り換えを行なう
手段は備えているが、上記別のモードから上記第１モー
ドへ切り換えを行なう手段は備えておらず、更に、上記
第１モードにおいてブートアップを行なうと共に上記シ
ステムを初期化するリセット手段を備えており、上記の
方法は、上記マイクロプロセッサの種々のモードで作動
するように設計されたアプリケーションプログラムを混
合状態で効率的に実行できるように構成され、更に、上
記方法は、 （１）上記コンピュータシステムにロードされる各アプ
リケーションプログラムについての記録を形成し、この
記録には、上記プログラムを実行しなければならないモ
ードの指示が含まれ、（２）上記マイクロプロセッサに
よるアプリケーションプログラムの実行が要求される時
には、上記の記録と、上記マイクロプロセッサの現在モ
ードとをチェックして、モード切り換えが必要かどうか
判断し、 （３）第１モードから別のモードへのモード切り換えが
必要とされる場合には、上記モード切り換え手段を作動
し、 （４）別のモードから第１モードへのモード切り換えが
必要な場合には、 （ａ）上記マイクロプロセッサのリセットがモード切り
換えのためのものであるかどうかを判断する手段を設け
、 （ｂ）マイクロプロセッサをリセットし、 （ｃ）上記（ａ）の手段から上記リセットがモード切り
換えのためのものであるかどうかを判断し、（ｄ）上記
（ｃ）での判断が肯定である場合には、上記コンピュー
タシステムが通常の初期化ルーチンをバイパスするよう
にさせ、そして （５）上記プログラムを実行するという段階を具備した
ことを特徴とする方法。 （４）マルチモードマイクロプロセッサをベースとする
デジタルコンピュータのメモリへ機械で読み込みできる
ように一連の命令が記録された媒体であって、上記マイ
クロプロセッサは、第１のモードから別のモードへのみ
切り換えを行なう手段と、上記第１のモード中にブート
アップを行なうと共に上記システムを初期化するリセッ
ト手段とを備えており、上記命令は、上記コンピュータ
システムのオペレーティングシステムを構成するように
され、上記システムは、上記マイクロプロセッサの種々
のモードで作動するように設計されたアプリケーション
プログラムを次のようにすることにより効率的に実行で
きるように構成され、即ち、 （１）上記コンピュータシステムにロードされる各アプ
リケーションプログラムについての記録を形成し、この
記録には、上記プログラムを実行しなければならないモ
ードの指示が含まれ、（２）上記マイクロプロセッサに
よるアプリケーションプログラムの実行が要求される時
には、上記の記録と、上記マイクロプロセッサの現在モ
ードとをチェックして、モード切り換えが必要かどうか
判断し、 （３）第１モードから別のモードへのモード切り換えが
必要とされる場合には、上記モード切り換え手段を作動
し、 （４）別のモードから第１モードへのモード切り換えが
必要な場合には、 （ａ）上記マイクロプロセッサのリセットがモード切り
換えのためのものであるかどうかを判断する手段を設け
、 （ｂ）マイクロプロセッサをリセットし、 （ｃ）上記（ａ）の手段から上記リセットがモード切り
換えのためのものであるかどうかを判断し、（ｄ）上記
（ｃ）での判断が肯定である場合には、上記コンピュー
タシステムが通常の初期化ルーチンをバイパスするよう
にさせることを特徴とする媒体。 （５）マルチモードマイクロプロセッサを用いたデジタ
ルコンピュータを作動する方法であって、上記マイクロ
プロセッサは、コンピュータ内のメモリ位置が、コンピ
ュータの物理メモリ内の位置に直接対応する２進アドレ
スセレクタ値によってアドレスされるような第１モード
と、コンピュータ内のメモリ位置が、所望の物理メモリ
アドレスが配置された中間マッピングシステム内の位置
を指定する２進アドレスセレクタ値によってアドレスさ
れるような第２モードとで作動するものであり、上記方
法は、 （ａ）オペレーティングシステムのコマンドが配置され
た中間マッピングシステム内の位置を指定する上記第２
モードの２進アドレスセレクタ値に適合するような複数
の２進アドレスセレクタ値を第１モードにおいて選択し
、 （ｂ）各々の選択された２進アドレスセレクタ値に対応
する値であって、この選択された２進アドレス値が第１
モードにおいて指定するものと同じ位置を第２モードに
おいてコンピュータの物理メモリに指定するような値を
、中間マッピングシステム内の位置に記憶し、そして （ｃ）複数のオペレーティングシステムルーチンをコン
ピュータの物理メモリに記憶し、これらルーチンの入力
点を上記段階（ａ）で選択したアドレスセレクタ値によ
って指示し、これにより、いずれのモードにおいても共
通のアドレスセレクタ値を用いて各々のルーチンを指定
できることを特徴とする方法。 （６）プロセッサユニットと、メモリと、マルチタスク
のオペレーティングシステムとを含むデジタルコンピュ
ータシステムで割込みを処理する方法であって、上記プ
ロセッサユニットは、オペレーティングシステムルーチ
ン又は割込みを処理するアプリケーションプログラムル
ーチンのメモリアドレスを記憶する割込みベクトルテー
ブルを含んでおり、上記方法は、 （ａ）オペレーティングシステムルーチンによって処理
される各割込みに対し、それに対応するオペレーティン
グシステム割込みサービスルーチンのアドレスをオペレ
ーティングシステムのディスパッチャルーチンの対応す
るクライエントリストに記憶し、 （ｂ）各々のオペレーティングシステム割込みサービス
ルーチンに対し、ディスパッチャのアドレスを対応する
割込みベクトルに記憶し、 （ｃ）割込みベクトルテーブルを周期的に検査し、アプ
リケーションプログラムが割込みベクトルを編集してデ
ィスパッチャのアドレスをアプリケーションプログラム
のサービスルーチンのアドレスと取り換えているかどう
か判断し、 （ｄ）上記段階（ｃ）で探索された編集に対し、アプリ
ケーションプログラムの割込みサービスルーチンのアド
レスをそれに対応する割込みのクライエントリストの上
部に入れると共に、ディスパッチャを指すように割込み
ベクトル値を復帰させ、（ｅ）割込みを受けた時に、ル
ーチンの１つが割込みに応じるまで割込みサービスルー
チンに次々に制御を移し、そして （ｆ）割込みベクトルテーブルを編集したアプリケーシ
ョンプログラムが終了すると、この終了したプログラム
の割込みサービスルーチンのアドレスをディスパッチャ
のクライエントリストから削除し、必要に応じてディス
パッチャを指すように割込みの値を復帰させるという段
階を具備することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/722,052 US4779187A (en) | 1985-04-10 | 1985-04-10 | Method and operating system for executing programs in a multi-mode microprocessor |
| US722052 | 1991-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS621036A true JPS621036A (ja) | 1987-01-07 |
| JP2650675B2 JP2650675B2 (ja) | 1997-09-03 |
Family
ID=24900326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61083195A Expired - Lifetime JP2650675B2 (ja) | 1985-04-10 | 1986-04-10 | マルチモードマイクロプロセッサにおいてプログラムを実行する方法及びオペレーティングシステム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4779187A (ja) |
| EP (2) | EP0197552B1 (ja) |
| JP (1) | JP2650675B2 (ja) |
| AT (1) | ATE108569T1 (ja) |
| DE (1) | DE3689961T2 (ja) |
Families Citing this family (108)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2545789B2 (ja) * | 1986-04-14 | 1996-10-23 | 株式会社日立製作所 | 情報処理装置 |
| PH24865A (en) * | 1987-03-24 | 1990-12-26 | Ibm | Mode conversion of computer commands |
| US4928237A (en) * | 1987-03-27 | 1990-05-22 | International Business Machines Corp. | Computer system having mode independent addressing |
| DE3855029T2 (de) * | 1987-06-12 | 1996-09-05 | Bmc Software Inc | Supervisorverfahren für ein Rechnerbetriebssystem |
| US4926322A (en) * | 1987-08-03 | 1990-05-15 | Compag Computer Corporation | Software emulation of bank-switched memory using a virtual DOS monitor and paged memory management |
| US5226122A (en) * | 1987-08-21 | 1993-07-06 | Compaq Computer Corp. | Programmable logic system for filtering commands to a microprocessor |
| US5140684A (en) * | 1987-09-30 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Access privilege-checking apparatus and method |
| US5327542A (en) * | 1987-09-30 | 1994-07-05 | Mitsubishi Denki Kabushiki Kaisha | Data processor implementing a two's complement addressing technique |
| US5018062A (en) * | 1987-10-23 | 1991-05-21 | A.I. Architects, Inc. | Method and apparatus for overriding a ROM routine in response to a reset |
| US5870602A (en) * | 1987-11-03 | 1999-02-09 | Compaq Computer Corporation | Multi-processor system with system wide reset and partial system reset capabilities |
| JP2569092B2 (ja) * | 1987-12-11 | 1997-01-08 | 株式会社日立製作所 | 入出力機器制御プログラムのアドレス解決方法 |
| US5125087A (en) * | 1988-11-07 | 1992-06-23 | Microsoft Corporation | Method of resetting sequence of access to extended memory disrupted by interrupt processing in 80286 compatible system using code segment register |
| JP2655615B2 (ja) * | 1988-12-08 | 1997-09-24 | 日本電気株式会社 | 情報処理装置 |
| US5210854A (en) * | 1989-06-14 | 1993-05-11 | Digital Equipment Corporation | System for updating program stored in eeprom by storing new version into new location and updating second transfer vector to contain starting address of new version |
| US5283900A (en) * | 1989-10-02 | 1994-02-01 | Spectron Microsystems, Inc. | Real-time operating system and virtual digital signal processor for the control of a digital signal processor |
| US6463529B1 (en) | 1989-11-03 | 2002-10-08 | Compaq Computer Corporation, Inc. | Processor based system with system wide reset and partial system reset capabilities |
| US5497497A (en) * | 1989-11-03 | 1996-03-05 | Compaq Computer Corp. | Method and apparatus for resetting multiple processors using a common ROM |
| CA2027799A1 (en) * | 1989-11-03 | 1991-05-04 | David A. Miller | Method and apparatus for independently resetting processors and cache controllers in multiple processor systems |
| EP0427067A3 (en) * | 1989-11-08 | 1991-08-14 | Siemens Aktiengesellschaft | Method for the alternating operation of a computer with several operating systems |
| US5463778A (en) * | 1989-11-16 | 1995-10-31 | Texas Instruments Incorporated | User controlled trap handler |
| JP2644348B2 (ja) * | 1989-11-30 | 1997-08-25 | 株式会社東芝 | コンピュータシステム |
| US5276890A (en) * | 1989-11-30 | 1994-01-04 | Kabushiki Kaisha Toshiba | Resume control system and method for executing resume processing while checking operation mode of CPU |
| US5822601A (en) * | 1989-12-29 | 1998-10-13 | Packard Bell Nec | Apparatus to allow a CPU to control the relocation of code blocks for other CPUs |
| US5283889A (en) * | 1989-12-29 | 1994-02-01 | Zenith Data Systems Corporation | Hardware based interface for mode switching to access memory above one megabyte |
| US5269006A (en) * | 1990-01-11 | 1993-12-07 | Micral, Inc. | Method and apparatus for arbitrating access to a microprocessor having real and protected modes |
| EP0481830A2 (en) * | 1990-01-11 | 1992-04-22 | MICRAL, Inc. | Method and apparatus for microprocessor access arbitration |
| JPH0727505B2 (ja) * | 1990-02-12 | 1995-03-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | インターフェース方法及びインターフェース・システム |
| JPH0476626A (ja) * | 1990-07-13 | 1992-03-11 | Toshiba Corp | マイクロコンピュータ |
| US5136711A (en) * | 1990-10-17 | 1992-08-04 | Ast Research | System for multiple access hard disk partitioning |
| JPH0776951B2 (ja) * | 1990-10-30 | 1995-08-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータシステム、複数の入出力アダプタによるアドレス空間共用システム、及び複数の入出力装置とコンピュータプロセッサ間の通信管理方 |
| US5305455A (en) * | 1990-12-21 | 1994-04-19 | International Business Machines Corp. | Per thread exception management for multitasking multithreaded operating system |
| US5414860A (en) * | 1991-01-29 | 1995-05-09 | International Business Machines Incorporated | Power management initialization for a computer operable under a plurality of operating systems |
| US5291603A (en) * | 1991-03-14 | 1994-03-01 | Westinghouse Electric Corp. | Microprocessor system with multiple interrupts masked for use in electronic control or monitoring of various solid-state products |
| US5303378A (en) * | 1991-05-21 | 1994-04-12 | Compaq Computer Corporation | Reentrant protected mode kernel using virtual 8086 mode interrupt service routines |
| US5297282A (en) * | 1991-05-29 | 1994-03-22 | Toshiba America Information Systems, Inc. | Resume processing function for the OS/2 operating system |
| US5355490A (en) * | 1991-06-14 | 1994-10-11 | Toshiba America Information Systems, Inc. | System and method for saving the state for advanced microprocessor operating modes |
| GB2259794A (en) * | 1991-09-23 | 1993-03-24 | Intel Corp | Virtual mode computer system having interrupt related instructions |
| EP0543032A1 (en) * | 1991-11-16 | 1993-05-26 | International Business Machines Corporation | Expanded memory addressing scheme |
| GB2261753B (en) * | 1991-11-19 | 1995-07-12 | Intel Corp | Multi-mode microprocessor with electrical pin for selective re-initialization of processor state |
| EP0619899B1 (en) * | 1992-01-02 | 2000-07-19 | Amdahl Corporation | Software control of hardware interruptions |
| EP0559222A2 (en) * | 1992-03-06 | 1993-09-08 | Microsoft Corporation | Improved method for loading programs |
| EP0559220A2 (en) * | 1992-03-06 | 1993-09-08 | Microsoft Corporation | Method and apparatus for storing DOS in high memory area |
| JP2986299B2 (ja) * | 1992-04-15 | 1999-12-06 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 周辺装置接続検出システム |
| DE69325736T2 (de) * | 1992-04-27 | 1999-11-18 | Sony Corp., Tokio/Tokyo | Datenverarbeitungssystem, worin die Kompatibilität zwischen verschiedenen Modellen gewährleistet ist |
| US5390332A (en) * | 1992-09-15 | 1995-02-14 | Sun Microsystems, Inc. | Method and apparatus for performing a takeover of a microprocessor |
| US5369770A (en) * | 1992-11-02 | 1994-11-29 | Microsoft Corporation | Standardized protected-mode interrupt manager |
| US5596755A (en) * | 1992-11-03 | 1997-01-21 | Microsoft Corporation | Mechanism for using common code to handle hardware interrupts in multiple processor modes |
| US5452456A (en) * | 1992-12-18 | 1995-09-19 | Apple Computer, Inc. | Apparatus for executing a plurality of program segments having different object code types in a single program or processor environment |
| CA2135517A1 (en) * | 1993-03-25 | 1994-09-29 | Patrick Delaney Ross | Multi-level interrupt system |
| CA2126740A1 (en) * | 1993-07-06 | 1995-01-07 | Naveen Jain | Method and system for incorporation of a utility function into an operating system |
| US5581769A (en) * | 1993-12-29 | 1996-12-03 | International Business Machines Corporation | Multipurpose program object linkage protocol for upward compatibility among different compilers |
| US5446869A (en) * | 1993-12-30 | 1995-08-29 | International Business Machines Corporation | Configuration and RAM/ROM control of PCI extension card residing on MCA adapter card |
| US5590297A (en) * | 1994-01-04 | 1996-12-31 | Intel Corporation | Address generation unit with segmented addresses in a mircroprocessor |
| EP0667573A1 (en) * | 1994-02-14 | 1995-08-16 | International Business Machines Corporation | Incorporation of services written in one operating system environment into another operating system environment |
| US5504920A (en) * | 1994-05-16 | 1996-04-02 | Compaq Computer Corporation | Video driver system for communicating device specific primitive commands to multiple video controller types |
| US5710941A (en) * | 1995-02-28 | 1998-01-20 | Microsoft Corporation | System for substituting protected mode hard disk driver for real mode driver by trapping test transfers to verify matching geometric translation |
| US5889982A (en) * | 1995-07-01 | 1999-03-30 | Intel Corporation | Method and apparatus for generating event handler vectors based on both operating mode and event type |
| US5684948A (en) * | 1995-09-01 | 1997-11-04 | National Semiconductor Corporation | Memory management circuit which provides simulated privilege levels |
| US5734910A (en) * | 1995-12-22 | 1998-03-31 | International Business Machines Corporation | Integrating multi-modal synchronous interrupt handlers for computer system |
| US6266709B1 (en) | 1996-07-01 | 2001-07-24 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture for a client-server failure reporting process |
| US5999972A (en) * | 1996-07-01 | 1999-12-07 | Sun Microsystems, Inc. | System, method and article of manufacture for a distributed computer system framework |
| US6434598B1 (en) | 1996-07-01 | 2002-08-13 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture for a client-server graphical user interface (#9) framework in an interprise computing framework system |
| US6038590A (en) * | 1996-07-01 | 2000-03-14 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture for a client-server state machine in an interprise computing framework system |
| US6304893B1 (en) | 1996-07-01 | 2001-10-16 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture for a client-server event driven message framework in an interprise computing framework system |
| US6272555B1 (en) | 1996-07-01 | 2001-08-07 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture for a client-server-centric interprise computing framework system |
| US5848246A (en) * | 1996-07-01 | 1998-12-08 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture for a client-server session manager in an interprise computing framework system |
| US5987245A (en) * | 1996-07-01 | 1999-11-16 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture (#12) for a client-server state machine framework |
| US6424991B1 (en) | 1996-07-01 | 2002-07-23 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture for a client-server communication framework |
| US6412035B1 (en) * | 1997-02-03 | 2002-06-25 | Real Time, Inc. | Apparatus and method for decreasing the response times of interrupt service routines |
| US6862635B1 (en) * | 1998-11-13 | 2005-03-01 | Cray Inc. | Synchronization techniques in a multithreaded environment |
| US7111290B1 (en) * | 1999-01-28 | 2006-09-19 | Ati International Srl | Profiling program execution to identify frequently-executed portions and to assist binary translation |
| US8074055B1 (en) * | 1999-01-28 | 2011-12-06 | Ati Technologies Ulc | Altering data storage conventions of a processor when execution flows from first architecture code to second architecture code |
| US6954923B1 (en) | 1999-01-28 | 2005-10-11 | Ati International Srl | Recording classification of instructions executed by a computer |
| US8121828B2 (en) | 1999-01-28 | 2012-02-21 | Ati Technologies Ulc | Detecting conditions for transfer of execution from one computer instruction stream to another and executing transfer on satisfaction of the conditions |
| US6763452B1 (en) | 1999-01-28 | 2004-07-13 | Ati International Srl | Modifying program execution based on profiling |
| US7013456B1 (en) | 1999-01-28 | 2006-03-14 | Ati International Srl | Profiling execution of computer programs |
| US6978462B1 (en) | 1999-01-28 | 2005-12-20 | Ati International Srl | Profiling execution of a sequence of events occuring during a profiled execution interval that matches time-independent selection criteria of events to be profiled |
| US7941647B2 (en) | 1999-01-28 | 2011-05-10 | Ati Technologies Ulc | Computer for executing two instruction sets and adds a macroinstruction end marker for performing iterations after loop termination |
| US8127121B2 (en) | 1999-01-28 | 2012-02-28 | Ati Technologies Ulc | Apparatus for executing programs for a first computer architechture on a computer of a second architechture |
| US7275246B1 (en) | 1999-01-28 | 2007-09-25 | Ati International Srl | Executing programs for a first computer architecture on a computer of a second architecture |
| US7065633B1 (en) | 1999-01-28 | 2006-06-20 | Ati International Srl | System for delivering exception raised in first architecture to operating system coded in second architecture in dual architecture CPU |
| US6779107B1 (en) | 1999-05-28 | 2004-08-17 | Ati International Srl | Computer execution by opportunistic adaptation |
| US7254806B1 (en) | 1999-08-30 | 2007-08-07 | Ati International Srl | Detecting reordered side-effects |
| JP4277396B2 (ja) * | 1999-11-30 | 2009-06-10 | 株式会社デンソー | 電子制御装置 |
| US6934832B1 (en) | 2000-01-18 | 2005-08-23 | Ati International Srl | Exception mechanism for a computer |
| US6687858B1 (en) * | 2000-05-16 | 2004-02-03 | Phillip M. Adams | Software-hardware welding system |
| US7225446B2 (en) | 2001-02-20 | 2007-05-29 | Pts Corporation | Context preservation |
| GB2372348B (en) * | 2001-02-20 | 2003-06-04 | Siroyan Ltd | Context preservation |
| US6535765B1 (en) * | 2001-06-08 | 2003-03-18 | Pacesetter, Inc. | Implantable medical stimulation device having reconfigurable memory |
| US7472207B2 (en) * | 2001-10-09 | 2008-12-30 | Aftg-Tg, L.L.C. | Optimized-incrementing, time-gap defect detection apparatus and method |
| US6691181B2 (en) | 2001-10-09 | 2004-02-10 | Phillip M. Adams | Programmatic time-gap defect detection apparatus and method |
| US6842802B2 (en) * | 2001-11-30 | 2005-01-11 | Aftg-Tg, L.L.C. | Programmatic time-gap defect correction apparatus and method |
| WO2004046934A2 (en) | 2002-11-18 | 2004-06-03 | Arm Limited | Secure memory for protecting against malicious programs |
| GB2396451B (en) * | 2002-11-18 | 2005-12-07 | Advanced Risc Mach Ltd | Delivering data processing requests to a suspended operating system |
| GB2396930B (en) | 2002-11-18 | 2005-09-07 | Advanced Risc Mach Ltd | Apparatus and method for managing access to a memory |
| US7149862B2 (en) | 2002-11-18 | 2006-12-12 | Arm Limited | Access control in a data processing apparatus |
| GB2396034B (en) | 2002-11-18 | 2006-03-08 | Advanced Risc Mach Ltd | Technique for accessing memory in a data processing apparatus |
| US7171539B2 (en) | 2002-11-18 | 2007-01-30 | Arm Limited | Apparatus and method for controlling access to a memory |
| US8095783B2 (en) | 2003-05-12 | 2012-01-10 | Phoenix Technologies Ltd. | Media boot loader |
| US20050114687A1 (en) * | 2003-11-21 | 2005-05-26 | Zimmer Vincent J. | Methods and apparatus to provide protection for firmware resources |
| US7877747B2 (en) * | 2004-02-20 | 2011-01-25 | Hewlett-Packard Development Company, L.P. | Flexible operating system operable as either native or as virtualized |
| US7853826B2 (en) * | 2004-09-24 | 2010-12-14 | Phoenix Technologies, Ltd. | Operating system transfer and launch without performing post |
| US7480836B2 (en) * | 2005-04-25 | 2009-01-20 | Hewlett-Packard Development Company, L.P. | Monitoring error-handler vector in architected memory |
| US20100153693A1 (en) * | 2008-12-17 | 2010-06-17 | Microsoft Corporation | Code execution with automated domain switching |
| US8032687B2 (en) * | 2009-02-12 | 2011-10-04 | Unisys Corporation | Method, system, and apparatus for supporting limited address mode memory access |
| US10104046B2 (en) | 2011-09-26 | 2018-10-16 | Mo-Dv, Inc. | Content distribution systems and methods |
| US10223232B2 (en) * | 2014-05-30 | 2019-03-05 | Teracloud Sa | System and method for recording the beginning and ending of job level activity in a mainframe computing environment |
| RU2586576C1 (ru) * | 2014-12-05 | 2016-06-10 | Закрытое акционерное общество "Лаборатория Касперского" | Способ выполнения обращения к процедурам загрузочного драйвера |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5265627A (en) * | 1975-11-28 | 1977-05-31 | Hitachi Ltd | Address conversion system |
| JPS54148342A (en) * | 1978-05-15 | 1979-11-20 | Fujitsu Ltd | Reset control system for terminal unit in information process system |
| JPS593524A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | リセツト動作制御方式 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3435420A (en) * | 1966-01-03 | 1969-03-25 | Ibm | Contiguous bulk storage addressing |
| US3944985A (en) * | 1973-10-19 | 1976-03-16 | Texas Instruments Incorporated | Workspace addressing system |
| US4020471A (en) * | 1975-06-30 | 1977-04-26 | Honeywell Information Systems, Inc. | Interrupt scan and processing system for a data processing system |
| GB1599421A (en) * | 1977-05-04 | 1981-09-30 | Plessey Co Ltd | Information protection arrangements in data processing systems |
| US4275440A (en) * | 1978-10-02 | 1981-06-23 | International Business Machines Corporation | I/O Interrupt sequencing for real time and burst mode devices |
| US4429360A (en) * | 1978-10-23 | 1984-01-31 | International Business Machines Corporation | Process and apparatus for interrupting and restarting sequential list-processing operations |
| US4237533A (en) * | 1978-12-28 | 1980-12-02 | International Business Machines Corporation | Preventing initial program load failures |
| JPS5616248A (en) * | 1979-07-17 | 1981-02-17 | Matsushita Electric Ind Co Ltd | Processing system for interruption |
| US4349873A (en) * | 1980-04-02 | 1982-09-14 | Motorola, Inc. | Microprocessor interrupt processing |
| US4519032A (en) * | 1982-06-09 | 1985-05-21 | At&T Bell Laboratories | Memory management arrangement for microprocessor systems |
-
1985
- 1985-04-10 US US06/722,052 patent/US4779187A/en not_active Expired - Lifetime
-
1986
- 1986-04-09 AT AT86104823T patent/ATE108569T1/de not_active IP Right Cessation
- 1986-04-09 DE DE3689961T patent/DE3689961T2/de not_active Expired - Lifetime
- 1986-04-09 EP EP86104823A patent/EP0197552B1/en not_active Expired - Lifetime
- 1986-04-09 EP EP19930111564 patent/EP0574032A1/en not_active Withdrawn
- 1986-04-10 JP JP61083195A patent/JP2650675B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5265627A (en) * | 1975-11-28 | 1977-05-31 | Hitachi Ltd | Address conversion system |
| JPS54148342A (en) * | 1978-05-15 | 1979-11-20 | Fujitsu Ltd | Reset control system for terminal unit in information process system |
| JPS593524A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | リセツト動作制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0197552A2 (en) | 1986-10-15 |
| DE3689961T2 (de) | 1994-11-10 |
| DE3689961D1 (de) | 1994-08-18 |
| EP0574032A1 (en) | 1993-12-15 |
| ATE108569T1 (de) | 1994-07-15 |
| EP0197552A3 (en) | 1990-01-03 |
| US4779187A (en) | 1988-10-18 |
| JP2650675B2 (ja) | 1997-09-03 |
| EP0197552B1 (en) | 1994-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS621036A (ja) | マルチモ−ドマイクロプロセツサにおいてプログラムを実行する方法及びオペレ−テイングシステム | |
| US4825358A (en) | Method and operating system for executing programs in a multi-mode microprocessor | |
| US5027273A (en) | Method and operating system for executing programs in a multi-mode microprocessor | |
| US5459869A (en) | Method for providing protected mode services for device drivers and other resident software | |
| US5701493A (en) | Exception handling method and apparatus in data processing systems | |
| US5125087A (en) | Method of resetting sequence of access to extended memory disrupted by interrupt processing in 80286 compatible system using code segment register | |
| US5832299A (en) | System for emulating input/output devices utilizing processor with virtual system mode by allowing mode interpreters to operate concurrently on different segment registers | |
| RU2259582C2 (ru) | Способ разрешения конфликтов по адресному пространству между монитором виртуальных машин и гостевой операционной системой | |
| US5353411A (en) | Operating system generation method | |
| US6772419B1 (en) | Multi OS configuration system having an interrupt process program executes independently of operation of the multi OS | |
| US5038281A (en) | Acceleration of system interrupts between operating systems in guest-host relationship | |
| EP0312194B1 (en) | Data processor having two modes of operation | |
| EP0185378B1 (en) | Virtual computer system | |
| RU2265880C2 (ru) | Новый режим процессора для ограничения функционирования гостевого программного обеспечения, выполняющегося на виртуальной машине, поддерживаемой монитором виртуальной машины | |
| US6240531B1 (en) | System and method for computer operating system protection | |
| US8234430B2 (en) | Apparatus and method with controlled switch method | |
| JPS625441A (ja) | 情報処理装置 | |
| WO1998019238A1 (en) | Heterogeneous symmetric multi-processing system | |
| CA2482008A1 (en) | Systems and methods for using synthetic instructions in a virtual machine | |
| JPH11149385A (ja) | マルチｏｓ構成方法 | |
| US5109522A (en) | Data processing system with logical processing facility supporting a plurality of system control programs for production operation | |
| JPH06242987A (ja) | コンピュータ装置においてマイクロプロセッサの正常な処理の引継ぎをホストプロセッサが実行する方法および装置 | |
| EP1410170B1 (en) | Logical substitution of processor control in an emulated computing environment | |
| EP0171475B1 (en) | Data processing system with logical processor facility | |
| US6263421B1 (en) | Virtual memory system that is portable between different CPU types |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |