JPS62109369A - 半導体記録媒体 - Google Patents

半導体記録媒体

Info

Publication number
JPS62109369A
JPS62109369A JP24952885A JP24952885A JPS62109369A JP S62109369 A JPS62109369 A JP S62109369A JP 24952885 A JP24952885 A JP 24952885A JP 24952885 A JP24952885 A JP 24952885A JP S62109369 A JPS62109369 A JP S62109369A
Authority
JP
Japan
Prior art keywords
film
insulator
insulating film
head
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24952885A
Other languages
English (en)
Inventor
Yuichi Soma
相馬 友一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP24952885A priority Critical patent/JPS62109369A/ja
Publication of JPS62109369A publication Critical patent/JPS62109369A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体記録媒体に係り、特に情報信号が高密度
に記録再生される半導体記録媒体に関する。
従来の技術 情報信号が高密度に記録され再生される記録媒体の一種
として、第2図に1で示す如き半導体ディスクメモリが
従来より知られている(例えば特開昭55−15026
8号公報)。これは例えばシリコンウェーハ等の円盤状
半導体基板2の表面に、例えば5i02等よりなる数十
人の薄い絶縁体膜3を形成し、更にこの絶縁体膜3上に
数百人の厚さでS!3Naのような窒化膜等でなる電荷
蓄積機能を有する絶縁体膜4を積層形成したもので、全
体として円盤状に構成したものである。この半導体ディ
スクメモリ1に対する情報信号の記録・再生は、このデ
ィスクメモリ1を回転させ、かつ、その表面の絶縁体膜
4に記録・再生用ヘッド5を摺動させ、絶縁性基体5a
の後端面に取付固定されたヘッド電極5bと半導体基板
2との間に信号電圧を印加することによって行なわれる
すなわち、記録時にはヘッド電極5bと半導体基板2と
の間に情報信号に応じた数十Vの正又は負の電圧を印加
し、これにより電子又はホールが絶縁体FJ3をトンネ
ル効果で抜けて絶縁体膜4に到達してそこに負電荷及び
正電荷として帯電保持される。従って、情報信号は絶縁
体膜4に帯電電荷として記録される。この絶縁体膜4の
電荷の帯電状態に伴って、半導体基板2の空乏層の容量
に変化を生じるため、再生時にはヘッド電極5bと半導
体基板2との間に信号源6より高周波信号を供給し、上
記空乏層の古川変化を周波数の変化分として取り出すこ
とによって、記録情報の読み出しが行なわれる。
一方、第2図において、ヘッド電極5bをゲート電極に
変えた構成のMNOS (Metal−N 1trid
e −Q xide −3emiconductor)
記憶素子がある。この素子の記録・消去電圧を下げるた
め、第3図に示すようにM ON OS (Metal
 −0xideN 1tride −Q xide −
3ea+1conductor)記録素子が知られてい
る。このMONO8記憶素子7は絶縁体gi3’上の5
i3Naよりなる電荷蓄積機能を有する絶縁体膜4′が
、第2図の絶縁体膜4に比し数十A程度に薄く形成され
、更に絶縁体II!14’の表面が醇化されてS!02
よりなる酸化膜8が形成された構成である。酸化膜8上
にはゲート電極9が位置する。なお、半導体基板2′は
円盤ではない。
このMONO8記憶素子7には次のような特長がある。
■ シリコン酸化膜である絶縁体rIA3′及び8がシ
リコン窒化膜である絶縁体膜4′を挾み、シリコン半導
体基板2′から注入される電荷に灯してバリアを形成す
るため、絶縁体膜4′を極限まで薄膜化でき、動作電圧
を下げることができる。
■ 熱酸化による酸化膜8と絶縁体膜4′との界面に、
それらの膜厚に依存しない、メモリ作用に寄与する多量
の電子トラップが形成され、絶縁体膜4′の薄膜化にか
わらず、予示の電荷を蓄積することができる。
■ 酸化膜8によって、MNO8構造の主要劣化原因だ
ったゲート電極9からの正孔注入の阻止作用を持たせる
ことができ、劣化の少ないメモリを実現することができ
る。
■ 万一、絶縁体膜4′にピンホールや周辺よりも薄い
部分があっても、酸化膜8を形成する熱酸化工稈におい
て、それらの微小部分の酸化速度が速いため、酸化物で
埋められる形となって修復される。従って、極めて薄い
絶縁体膜4′を扱うにも拘らず、製造歩留りを向上させ
ることができる。
発明が解決しようとする問題点 しかるに、第2図に示した半導体ディスクメモリ1は、
記録・消去のため半導体基板2とヘッド電極5bとの間
に、数十V程度の高い電圧を印加する必要があるため、
記録・消去回路が複雑になると共に、半導体ディスクメ
モリ1とヘッド電極5bとの間で放電を起し、両者を破
壊し易かった。
このため、電荷蓄積機能を有する絶縁体1104を20
0人程度に薄くして記録・消去電圧を下げる方法も考え
られるが、絶縁体膜4を薄くすることは膜中のピンホー
ルの増加につながり、逆に絶縁破壊電圧を低下させてし
まう。
一方、第3図に示したMONO8記憶素子7は、前記し
た特長を有するが、半導体ディスクメモリとしては従来
構成されておらず、またゲート電極9に接触する最上層
の酸化膜8の硬度が、絶縁体膜4′に比べ低いため、こ
れを仮に半導体ディスクメモリとして構成した場合には
ヘッド(ゲート電極9)との摩擦により、酸化膜8が摩
耗あるいは傷つき易く、寿命が短いという問題点があっ
た。
そこで、本発明は酸化膜上に保護用シリコン窒化膜を形
成することにより、上記の諸問題点を解決した半導体記
録媒体を提供することを目的とする。
問題点を解決するための手段 本発明になる半導体記録媒体は、半導体基板の上方に、
第1乃至第4の絶縁体膜が順次積層されてなる。
作用 半導体基板の表面には第1の絶縁体膜が形成され、その
上には電荷蓄積様能を有する第2の絶縁体膜が形成され
、更にその上には電荷蓄積機能を増大させる第3の絶縁
体膜が形成され、更にその表面上に保護用の第4の絶縁
体膜が形成される。
ヘッドが第4の絶縁体膜上を謂動するので、第3の絶縁
体膜のヘッドとの摩擦による摩耗等は生じない。
実施例 第1図は本発明の一実施例の縦断面図をヘッドと共に示
す。同図中、第2図と同一構成部分には同一符号を付し
、その説明を省略する。半導体ディスクメモリ10は円
盤状の半導体基板2の表面上に、20人程度の膜厚のシ
リコン酸化膜が、約800℃の窒素(N2)あるいはア
ルゴン(Ar)等の不活性ガスで稀釈した酸素(02)
雰囲気中で第1の絶縁体膜3として形成される。更にこ
の第1の絶縁体膜3上には、第1図に示す如く、第2の
絶縁体膜4″、第3の絶縁体膜11及び第4の絶縁体膜
12が順次積層されてなる。
第2の絶縁体膜4″は数十〜100人程度0膜厚のSi
3N4のようなシリコン窒化膜でなる電荷蓄積機能を有
する絶縁体膜で、反応ガスとしてジクロロシラン(S!
HzC12)とアンモニア(NH3)を使用した減圧C
V D (ChemicalVapour DOpO3
itiOn )法で、第1の絶縁体膜3上に形成される
。次にこの第2の絶縁体膜4″を約900℃で水蒸気酸
化し、第2の絶縁体膜4″の表面上に数十へ程度の薄い
シリコン酸化膜が電荷蓄積機能を増大させる第3の絶縁
体Fi11として形成される。このように、半導体基板
2上に絶縁体膜3.4″及び11が順次に積層されたメ
モリに、今度は第2の絶縁体膜4″と同様に減圧CVD
法により数十〜100人程度0膜厚のシリコン窒化膜が
絶縁体膜11の表面上に第4の絶縁体膜12として形成
される。この第4の絶縁体膜12は第3の絶縁体膜(I
化!J)11の硬度よりも高く、絶縁体膜4″の硬度と
同一である。
従って、本実施例によれば、ヘッド5が第4の絶縁体1
1112上を摺動した場合、ヘッド5との摩擦による摩
耗は前記MONO8記憶素子7に比し大幅に低減する。
しかも、本実施例では前記MONO8記憶素子7と同様
の特長を有する。
なお最終的に必要とされる記憶特性を得るために、上記
の第1乃至第4の絶縁体膜3,4“。
11及び12の膜形成後に、必要に応じて適当な条件で
の熱処理を施してもよい。
なお、本発明は上記の実施例に限定されるものではなく
、例えば半導体基板2は単結晶シリコンのみならず、多
結晶、非結晶質でもよく、上部が平坦で滑らかなシリコ
ンであれば、全体がシリコンである必要はない。更には
、シリコン以外の半導体であってもよい。また、第1の
絶縁体g13であるシリコン酸化膜は、熱酸化で形成す
るように説明したが、光化学反応を使った酸化、熱濃硝
酸による酸化、CVD法による膜形成等によっても得ら
れる。更に、第2.第4の絶縁体膜としてのシリコン窒
化膜4″及び11は、シリコンを含む5iHa、Si2
   ト1s、5illcl  3  。
S ! Cl 4と窒素を含むNH3、N2等を使用し
た常圧CVD法、減圧CVD法、プラズマCVD法、光
CVD法等の各種のCVD法やターゲットに窒化シリコ
ン(Si3N4)を使用したスパッタ法、更にはターゲ
ットにシリコン(S i ) 、雰囲気に窒素(N2)
を使用したイオンブレーティング法等、各種の方法でも
形成できる。
また、シリコン窒化膜−ヒの薄い第3の絶縁体膜(ここ
では酸化膜)11は第2の絶縁体膜(シリコン窒化膜)
4″を700〜900℃程度で酸素(02)あるいは水
蒸気雰囲気の高圧力五で酸化しても得られる。また第4
の絶縁体膜にはシリコン窒化膜に限らず、アルミナ膜(
Al2O2)等、第3の絶縁体膜よりも高硬度の絶縁体
を使用できる。また更に、本発明はディスクメモリに限
らず、例えば半導体基板2を円筒とし、その表面に第1
乃至第4の絶縁体膜を形成した形状のメモリとしても構
成でき、半導体記録媒体として広く使用することができ
る。
発明の効果 上述の如く、本発明によれば、ヘッドとの摩擦による摩
耗や損傷を従来のMONO3I成の半導体記憶素子を半
導体記録媒体として使用した場合に比し大幅に低減する
ことができ、またMONO8記憶素子と同様に、電荷蓄
積機能を有する第2の絶縁体膜を、その記憶特性を低下
させずに100Å以下に薄くできるので、記録・消去電
圧を下げることができ、半導体記録媒体とヘッドとの間
のtIi電が発生しにくいので両者を長寿命にでき、更
に一ヒ記第2の絶縁体膜のピンホールを第3の絶縁体膜
形成時に埋めることができるので製造歩留りを向上させ
ることができる等の特長を有するものである。
【図面の簡単な説明】
第1図°は本発明の一実施例を示す縦断面図、第2図及
び第3図は夫々従来の半導体ディスクメモリ及び半導体
記憶素子の各個を示すwi断面図である。 2・・・半導体基板、3・・・第1の絶縁体膜、4″・
・・第2の絶縁体膜、10・・・半導体ディスクメモリ
、11・・・第3の絶縁体膜、12・・・第4の絶縁体
膜。 第璽 図 弓

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板の上方に、第1の絶縁体膜、電荷蓄積
    機能を有する第2の絶縁体膜、電荷蓄積機能を増大させ
    る第3の絶縁体膜及び保護用の第4の絶縁体膜が順次積
    層されてなることを特徴とする半導体記録媒体。
  2. (2)該第2及び第4の絶縁体膜は夫々数十〜100Å
    程度の膜厚のシリコン窒化膜であり、該第3の絶縁体膜
    は数十Å程度の膜厚の酸化膜であることを特徴とする特
    許請求の範囲第1項記載の半導体記録媒体。
JP24952885A 1985-11-07 1985-11-07 半導体記録媒体 Pending JPS62109369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24952885A JPS62109369A (ja) 1985-11-07 1985-11-07 半導体記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24952885A JPS62109369A (ja) 1985-11-07 1985-11-07 半導体記録媒体

Publications (1)

Publication Number Publication Date
JPS62109369A true JPS62109369A (ja) 1987-05-20

Family

ID=17194321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24952885A Pending JPS62109369A (ja) 1985-11-07 1985-11-07 半導体記録媒体

Country Status (1)

Country Link
JP (1) JPS62109369A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125264A (ja) * 1988-11-03 1990-05-14 Victor Co Of Japan Ltd 電荷像記録媒体及び電荷像の記録,再生装置
JPH06338122A (ja) * 1993-05-26 1994-12-06 Yasuyoshi Ochiai 情報カード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125264A (ja) * 1988-11-03 1990-05-14 Victor Co Of Japan Ltd 電荷像記録媒体及び電荷像の記録,再生装置
JPH06338122A (ja) * 1993-05-26 1994-12-06 Yasuyoshi Ochiai 情報カード

Similar Documents

Publication Publication Date Title
US5838039A (en) Semiconductor memory having a tunneling region
US7166886B2 (en) DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US8228725B2 (en) Memory utilizing oxide nanolaminates
US7402492B2 (en) Method of manufacturing a memory device having improved erasing characteristics
JP2005311379A (ja) 多層の誘電体層を有するメモリ素子およびその製造方法
US5811344A (en) Method of forming a capacitor of a dram cell
JPS62109369A (ja) 半導体記録媒体
JP3683764B2 (ja) メモリ素子のキャパシタ製造方法
JPS5834978A (ja) 半導体記憶装置
JPH05129630A (ja) 不揮発性半導体記憶装置の製造方法
JP2005228763A (ja) 記憶素子およびその製造方法
JPS60117435A (ja) 情報記録媒体
KR100481869B1 (ko) 소노스 기억 셀 형성방법
JPS59188977A (ja) 半導体不揮発性記憶装置の製造方法
JPS62266872A (ja) 半導体記憶装置
JPS59229874A (ja) 不揮発性メモリおよびその駆動方法
JPH0358188B2 (ja)
JP2002368142A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2612098B2 (ja) 絶縁膜の製造方法
JPS60152068A (ja) 半導体装置およびその製造方法
JP2000049241A (ja) 半導体メモリ装置およびその製造方法
JP3271671B2 (ja) 不揮発性半導体記憶装置の製造方法
JPH0450754B2 (ja)
JPH05110009A (ja) メモリ装置
JPH09283642A (ja) Moios構造の形成方法