JPS62110312A - 非巡回型デイジタルフイルタ - Google Patents
非巡回型デイジタルフイルタInfo
- Publication number
- JPS62110312A JPS62110312A JP25041785A JP25041785A JPS62110312A JP S62110312 A JPS62110312 A JP S62110312A JP 25041785 A JP25041785 A JP 25041785A JP 25041785 A JP25041785 A JP 25041785A JP S62110312 A JPS62110312 A JP S62110312A
- Authority
- JP
- Japan
- Prior art keywords
- data
- multiplier
- adder
- storage device
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000002015 acyclic group Chemical group 0.000 claims description 11
- 230000001186 cumulative effect Effects 0.000 claims description 2
- 238000004364 calculation method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、非巡回型ディジタルフィルタに関し、特に乗
算器の値を一時記憶させることにより効率的な演算を行
う非巡回型ディジタルフィルタに関する。
算器の値を一時記憶させることにより効率的な演算を行
う非巡回型ディジタルフィルタに関する。
本発明は、データと係数の積を得る乗算器と、この乗算
器の出力データを累積加算する加算器とを含む非巡回型
ディジタルフィルタにおいて、乗算器の出力データを一
時記憶し、その順序を反転させた出力データを加算器に
対して出力する記憶装置および制御手段を設けることに
より、左右対称である係数の乗算を半分の負担で行える
ようにし、演算の効率化を図ったものである。
器の出力データを累積加算する加算器とを含む非巡回型
ディジタルフィルタにおいて、乗算器の出力データを一
時記憶し、その順序を反転させた出力データを加算器に
対して出力する記憶装置および制御手段を設けることに
より、左右対称である係数の乗算を半分の負担で行える
ようにし、演算の効率化を図ったものである。
従来、この種の非巡回型ディジタルフィルタは、第３図
１０に示すように、データメモリｌと係数メモリ２の積
を得る乗算器３と乗算器３の出力データの和を得る加算
器４とから構成され、データメモリ１からの入力と、第
４図に示す係数メモリ２の左右対称である係数とを乗算
器３で順次乗算し、加算器４で乗算器３で得たデータを
累積加算するという演算方式となっていた。
１０に示すように、データメモリｌと係数メモリ２の積
を得る乗算器３と乗算器３の出力データの和を得る加算
器４とから構成され、データメモリ１からの入力と、第
４図に示す係数メモリ２の左右対称である係数とを乗算
器３で順次乗算し、加算器４で乗算器３で得たデータを
累積加算するという演算方式となっていた。
上記した従来の非巡回型ディジタルフィルタは、非巡回
型ディジタルフィルタの係数が通常左右対称になってい
にもかかわらず、データメモリからの入力を順次乗算し
、加算するという演算方式となっているので、同一の演
算を繰り返すことになり効率の悪い演算を行う欠点があ
る。
型ディジタルフィルタの係数が通常左右対称になってい
にもかかわらず、データメモリからの入力を順次乗算し
、加算するという演算方式となっているので、同一の演
算を繰り返すことになり効率の悪い演算を行う欠点があ
る。
本発明の目的は、上記の欠点を除去することにより、同
一の演算を繰り返すことなく効率の良い演算を行うこと
のできる非巡回型ディジタルフィルタを提供することに
ある。
一の演算を繰り返すことなく効率の良い演算を行うこと
のできる非巡回型ディジタルフィルタを提供することに
ある。
本発明は、データと係数との積を得る乗算器と、この乗
算器の出力データの累積和を得る加算器とを含む非巡回
型ディジタルフィルタにおいて、上記乗算器の出力デー
タを一時記憶する記憶装置と、この記憶装置に記憶され
たデータの順序を反転させたデータを上記加算器に対し
て出力する制御手段とを含むことを特徴とする。
算器の出力データの累積和を得る加算器とを含む非巡回
型ディジタルフィルタにおいて、上記乗算器の出力デー
タを一時記憶する記憶装置と、この記憶装置に記憶され
たデータの順序を反転させたデータを上記加算器に対し
て出力する制御手段とを含むことを特徴とする。
本発明は、記憶装置に係数の対称性の折り返し点までの
前半の乗算結果を一時記憶させておき、係数の後半の演
算においては乗算を行うことなく、記憶装置に記憶させ
た出力データをその順序を反転して加算器に入力加算す
ることにより、従来と同じ演算を行うことができ効率化
を図ることが可能となる。
前半の乗算結果を一時記憶させておき、係数の後半の演
算においては乗算を行うことなく、記憶装置に記憶させ
た出力データをその順序を反転して加算器に入力加算す
ることにより、従来と同じ演算を行うことができ効率化
を図ることが可能となる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック構成図である
。本実施例の非巡回型ディジタルフィルタ１０ａは、デ
ータメモリ１からのデータと、係数メモリ２からの係数
との乗算を行う乗算器３ａと、乗算器３ａの出力データ
を一時記憶する記憶装置５と、乗算器３ａの出力データ
および記憶装置５から出力されるデータを累積加算する
加算器４ａと、記憶装置５に入力された出力データの順
序を反転し、加算器４ａに対して出力させる制御手段６
とを含んでいる。
。本実施例の非巡回型ディジタルフィルタ１０ａは、デ
ータメモリ１からのデータと、係数メモリ２からの係数
との乗算を行う乗算器３ａと、乗算器３ａの出力データ
を一時記憶する記憶装置５と、乗算器３ａの出力データ
および記憶装置５から出力されるデータを累積加算する
加算器４ａと、記憶装置５に入力された出力データの順
序を反転し、加算器４ａに対して出力させる制御手段６
とを含んでいる。
本発明の特徴は、第１図において、記憶装置５と制御手
段６とを設けたことにある。
段６とを設けたことにある。
次に、本実施例の動作について第２図に示す係数の経緯
を示す説明図を参照して説明する。
を示す説明図を参照して説明する。
第２図の横軸は時間軸であり、縦軸は時間に応じて変化
する係数値を表す。
する係数値を表す。
データメモリ１は、これから乗算器３に人力しようとす
るデータを格納、出力し、係数メモリ２は、これらから
得ようとするフィルタ特性の係数を格納、出力し、この
両者のデータを乗算器３で乗算し、加算器４および記憶
袋Ｗ５に入力する。
るデータを格納、出力し、係数メモリ２は、これらから
得ようとするフィルタ特性の係数を格納、出力し、この
両者のデータを乗算器３で乗算し、加算器４および記憶
袋Ｗ５に入力する。
ここで加算器４に入力するデータは、従来は第４図のよ
うに乗算、加算を行っていたが、本実施例では折り返し
点まで乗算、加算を行い折り返し点以降は記憶装置５に
入力された乗算結果を制御手段６によりその順序を反転
させ加算器４に加えることにより演算を行う。従って、
従来のすべてのデータと係数を乗算して加算器に加えて
いたものに比べ、乗算回数を折り返し点までの半分で行
い、データと係数のすべてを乗算し加算していた非巡回
型ディジタルフィルタと同じ結果を得ることができ、効
率化が図れる。
うに乗算、加算を行っていたが、本実施例では折り返し
点まで乗算、加算を行い折り返し点以降は記憶装置５に
入力された乗算結果を制御手段６によりその順序を反転
させ加算器４に加えることにより演算を行う。従って、
従来のすべてのデータと係数を乗算して加算器に加えて
いたものに比べ、乗算回数を折り返し点までの半分で行
い、データと係数のすべてを乗算し加算していた非巡回
型ディジタルフィルタと同じ結果を得ることができ、効
率化が図れる。
以上説明したように、本発明は、乗算器の出力データを
記憶する記憶装置を加え、記憶装置のデータを加算器に
入力することにより、乗算器の値を一時記憶させ効率的
な演算を行い、乗算を半分で行え、効率化が図れる効果
がある。
記憶する記憶装置を加え、記憶装置のデータを加算器に
入力することにより、乗算器の値を一時記憶させ効率的
な演算を行い、乗算を半分で行え、効率化が図れる効果
がある。
第１図は本発明の一実施例を示すブロック構成図。
第２図は本発明の係数の経緯を表す説明図。
第３図は従来例を示すブロック構成図。
第４図は従来の係数の経緯を表す説明図。
■・・・データメモリ、２・・・係数メモリ、３．３ａ
・・・乗算器、４．４ａ・・・加算器、５・・・記憶装
置、６・・・制’＋Ｂ手段、１０．１０ａ・・・ディジ
タルフィルタ。
・・・乗算器、４．４ａ・・・加算器、５・・・記憶装
置、６・・・制’＋Ｂ手段、１０．１０ａ・・・ディジ
タルフィルタ。
Claims (1)
- （１）データと係数との積を得る乗算器と、この乗算器
の出力データの累積和を得る加算器と を含む非巡回型ディジタルフィルタにおいて、上記乗算
器の出力データを一時記憶する記憶装置と、 この記憶装置に記憶されたデータの順序を反転させたデ
ータを上記加算器に対して出力する制御手段と を含むことを特徴とする非巡回型ディジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25041785A JPS62110312A (ja) | 1985-11-08 | 1985-11-08 | 非巡回型デイジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25041785A JPS62110312A (ja) | 1985-11-08 | 1985-11-08 | 非巡回型デイジタルフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62110312A true JPS62110312A (ja) | 1987-05-21 |
Family
ID=17207576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25041785A Pending JPS62110312A (ja) | 1985-11-08 | 1985-11-08 | 非巡回型デイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62110312A (ja) |
-
1985
- 1985-11-08 JP JP25041785A patent/JPS62110312A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027710A (ja) | 横フィルタ | |
| Chionh et al. | Fast computation of the Bezout and Dixon resultant matrices | |
| JP3760385B2 (ja) | ２次補間のための方法および装置 | |
| US20130191431A1 (en) | Efficient fir filters | |
| JPH0474219A (ja) | 高速乗算器 | |
| JPS62110312A (ja) | 非巡回型デイジタルフイルタ | |
| JP2737933B2 (ja) | 除算装置 | |
| JPH0331005B2 (ja) | ||
| JPS6243774A (ja) | デ−タ処理装置 | |
| JPH0335353A (ja) | 離散的コサイン変換装置 | |
| JPS60254372A (ja) | 積和演算装置 | |
| JPS63170788A (ja) | 画像処理装置 | |
| JP2001202356A (ja) | 積演算装置及びそのプログラム記録媒体 | |
| JPS6120133A (ja) | １０進乗算器 | |
| JP2002215386A (ja) | 剰余演算装置、剰余演算方法、および、べき乗剰余演算方法 | |
| JPH0773161A (ja) | 演算装置 | |
| JPS61222313A (ja) | 時変デイジタルフイルタ | |
| JPS63113757A (ja) | 演算回路 | |
| JPH07105361A (ja) | 階調変換処理方法 | |
| JPS6043743A (ja) | 信号処理回路 | |
| JPS6031316A (ja) | 量子化方法 | |
| JPH01129359A (ja) | 演算器とその駆動方法 | |
| JPS63113756A (ja) | シグナルプロセツサ | |
| JPS61101872A (ja) | 高速フ−リエ変換演算回路 | |
| JPS60136871A (ja) | 演算処理装置 |