JPS6211530B2 - - Google Patents
Info
- Publication number
- JPS6211530B2 JPS6211530B2 JP1997779A JP1997779A JPS6211530B2 JP S6211530 B2 JPS6211530 B2 JP S6211530B2 JP 1997779 A JP1997779 A JP 1997779A JP 1997779 A JP1997779 A JP 1997779A JP S6211530 B2 JPS6211530 B2 JP S6211530B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- transistors
- agc
- impedance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
- H03G3/3015—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable using diodes or transistors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
例えば、ラジオ受信機の高周波信号系のAGC
回路は、一般に第１図あるいは第２図に示すよう
にされている。
回路は、一般に第１図あるいは第２図に示すよう
にされている。
すなわち、第１図の例においては、アンテナ同
調回路１とミキサ回路２との間の信号ラインに、
トランジスタQaが接続され、AGC信号によつて
このトランジスタQaのコレクタ・エミツタ間イ
ンピーダンスが制御されてシヤントAGCが行わ
れる。また、第２図の例においては、同様に、ダ
イオードDa，Dbのインピーダンスが制御されて
シヤントAGCが行われる。なお、コンデンサ
Ca，Cbは直流カツト用である。
調回路１とミキサ回路２との間の信号ラインに、
トランジスタQaが接続され、AGC信号によつて
このトランジスタQaのコレクタ・エミツタ間イ
ンピーダンスが制御されてシヤントAGCが行わ
れる。また、第２図の例においては、同様に、ダ
イオードDa，Dbのインピーダンスが制御されて
シヤントAGCが行われる。なお、コンデンサ
Ca，Cbは直流カツト用である。
ところが、トランジスタは第３図に示すような
ＶCE−ＩC特性を有し、ＶCEが飽和領域以上のレ
ベルになると、コレクタ・エミツタ間インピーダ
ンスが急激に大きくなるので、第１図のAGC回
路では、入力信号のレベルが、トランジスタQa
飽和領域レベル以上になると、その入力信号を減
衰させることができず、すなわち、AGCがきか
なくなる欠点がある。
ＶCE−ＩC特性を有し、ＶCEが飽和領域以上のレ
ベルになると、コレクタ・エミツタ間インピーダ
ンスが急激に大きくなるので、第１図のAGC回
路では、入力信号のレベルが、トランジスタQa
飽和領域レベル以上になると、その入力信号を減
衰させることができず、すなわち、AGCがきか
なくなる欠点がある。
また、第２図のAGC回路では、そのような欠
点はなく、AGC特性は優れているが、ダイオー
ドDa，Dbの順方向降下電圧分だけAGC信号にバ
イアスを与えておかなければならず、このため、
そのバイアス電圧のカツト用にコンデンサCa，
Cbを必要とするので、IC化が困難になつてしま
う。
点はなく、AGC特性は優れているが、ダイオー
ドDa，Dbの順方向降下電圧分だけAGC信号にバ
イアスを与えておかなければならず、このため、
そのバイアス電圧のカツト用にコンデンサCa，
Cbを必要とするので、IC化が困難になつてしま
う。
この発明は、以上の点にかんがみ、AGC特性
に優れ、しかも、IC化が容易なレベル制御回路
を提供しようとするものである。
に優れ、しかも、IC化が容易なレベル制御回路
を提供しようとするものである。
以下その一例について説明しよう。
第４図において、１はアンテナ同調回路、２は
ミキサ回路、３は局発回路、４はその共振回路、
５は中間周波アンプ、６は検波回路、７はAGC
信号の形成回路である。
ミキサ回路、３は局発回路、４はその共振回路、
５は中間周波アンプ、６は検波回路、７はAGC
信号の形成回路である。
そして、トランジスタQ1，Q2のエミツタが、
定電流源用のトランジスタQ3に接続されて差動
アンプが構成され、トランジスタQ1，Q2のベー
スに、同調回路１の同調コイルの出力コイルL1
の両端が電圧されると共に、トランジスタQ1の
ベースにバイアス電源E1が接続され、トランジ
スタQ2のコレクタがミキサ回路２に接続され
る。
定電流源用のトランジスタQ3に接続されて差動
アンプが構成され、トランジスタQ1，Q2のベー
スに、同調回路１の同調コイルの出力コイルL1
の両端が電圧されると共に、トランジスタQ1の
ベースにバイアス電源E1が接続され、トランジ
スタQ2のコレクタがミキサ回路２に接続され
る。
また、形成回路７からのAGC電流がトランジ
スタQ11，Q12のベースに供給されると共に、そ
れらのエミツタが電源端子T1に接続され、トラ
ンジスタQ11のコレクタが、これとは逆極性のト
ランジスタQ13のコレクタ及びベースに接続さ
れ、そのエミツタが接地される。なお、トランジ
スタQ12，Q14は第１及び第２の電流制御手段を
構成するものである。このトランジスタQ13はト
ランジスタQ14と共に、カレントミラー回路を構
成しているもので、トランジスタQ14のベースが
トランジスタQ13のベースに接続され、トランジ
スタQ14のエミツタは接地される。
スタQ11，Q12のベースに供給されると共に、そ
れらのエミツタが電源端子T1に接続され、トラ
ンジスタQ11のコレクタが、これとは逆極性のト
ランジスタQ13のコレクタ及びベースに接続さ
れ、そのエミツタが接地される。なお、トランジ
スタQ12，Q14は第１及び第２の電流制御手段を
構成するものである。このトランジスタQ13はト
ランジスタQ14と共に、カレントミラー回路を構
成しているもので、トランジスタQ14のベースが
トランジスタQ13のベースに接続され、トランジ
スタQ14のエミツタは接地される。
さらに、トランジスタQ12のコレクタがトラン
ジスタQ15のコレクタ及びベースに接続され、そ
のエミツタが、これとは逆極性のトランジスタ
Q17のエミツタに接続され、そのコレクタ及びベ
ースがトランジスタQ14のコレクタに接続され
る。この場合、トランジスタQ15，Q17は、第１
及び第２のインピーダンス素子を構成すると共
に、それぞれトランジスタQ16，Q18とカレント
ミラー回路を構成しているもので、トランジスタ
Q16のベースはトランジスタQ15のベースに接続
され、コレクタは端子T1に接続され、エミツタ
はトランジスタQ18のエミツタに接続され、トラ
ンジスタQ18のベースはトランジスタQ17のベー
スに接続され、コレクタは接地される。また、同
調回路１の出力コイルL1の両端がトランジスタ
Q15，Q16のエミツタに接続される。
ジスタQ15のコレクタ及びベースに接続され、そ
のエミツタが、これとは逆極性のトランジスタ
Q17のエミツタに接続され、そのコレクタ及びベ
ースがトランジスタQ14のコレクタに接続され
る。この場合、トランジスタQ15，Q17は、第１
及び第２のインピーダンス素子を構成すると共
に、それぞれトランジスタQ16，Q18とカレント
ミラー回路を構成しているもので、トランジスタ
Q16のベースはトランジスタQ15のベースに接続
され、コレクタは端子T1に接続され、エミツタ
はトランジスタQ18のエミツタに接続され、トラ
ンジスタQ18のベースはトランジスタQ17のベー
スに接続され、コレクタは接地される。また、同
調回路１の出力コイルL1の両端がトランジスタ
Q15，Q16のエミツタに接続される。
なお、トランジスタQ11とQ13，Q12とQ14，Q15
〜Q18は、互いに等しい特性とされる。
〜Q18は、互いに等しい特性とされる。
このような構成によれば、同調回路１に得られ
た受信信号が、２次コイルL1からトランジスタ
Q1，Q2に供給され差動増幅され、その増幅出力
がミキサ回路２に供給される。
た受信信号が、２次コイルL1からトランジスタ
Q1，Q2に供給され差動増幅され、その増幅出力
がミキサ回路２に供給される。
そして、この場合、同調回路１からトランジス
タQ1，Q2に供給される受信信号に対して、トラ
ンジスタQ11〜Q18によりシヤントAGCが行われ
る。すなわち、形成回路７からのAGC電流によ
つてトランジスタQ11，Q12には例えば等しい大
きさのコレクタ電流が流れるが、トランジスタ
Q13，Q14はカレントミラー回路を構成している
ので、トランジスタQ14にはトランジスタQ11の
コレクタ電流に等しい大きさのコレクタ電流が流
れ、従つて、トランジスタQ12，Q14のコレクタ
電流は互いに等しいので、第４図に示すように、
トランジスタQ12→トランジスタQ15→トランジ
スタQ17→トランジスタQ14のラインに、AGC電
流に比例した大きさの電流I1が流れる。また、ト
ランジスタQ15，Q16及びQ17，Q18はそれぞれカ
レントミラー回路を構成しているので、トランジ
スタQ16，Q18のコレクタ電流も互いに等しく、
トランジスタQ16→トランジスタQ18のライン
に、電流I1に等しい大きさの電流I2が流れる。
タQ1，Q2に供給される受信信号に対して、トラ
ンジスタQ11〜Q18によりシヤントAGCが行われ
る。すなわち、形成回路７からのAGC電流によ
つてトランジスタQ11，Q12には例えば等しい大
きさのコレクタ電流が流れるが、トランジスタ
Q13，Q14はカレントミラー回路を構成している
ので、トランジスタQ14にはトランジスタQ11の
コレクタ電流に等しい大きさのコレクタ電流が流
れ、従つて、トランジスタQ12，Q14のコレクタ
電流は互いに等しいので、第４図に示すように、
トランジスタQ12→トランジスタQ15→トランジ
スタQ17→トランジスタQ14のラインに、AGC電
流に比例した大きさの電流I1が流れる。また、ト
ランジスタQ15，Q16及びQ17，Q18はそれぞれカ
レントミラー回路を構成しているので、トランジ
スタQ16，Q18のコレクタ電流も互いに等しく、
トランジスタQ16→トランジスタQ18のライン
に、電流I1に等しい大きさの電流I2が流れる。
そして、トランジスタQ16，Q18のエミツタか
らトランジスタQ15，Q17を通じてトランジスタ
Q1側を見たときインピーダンスｒは、 ｒ〔Ω〕〓２６／Ｉ２〔ｍＡ〕＋２６／ｈＦＥ・Ｉ１
〔ｍＡ〕 ｈFE：Q16，Q18の電流増幅率 となり、第２項は第１項に比べて十分に小さいの
で、 ｒ〔Ω〕〓２６／Ｉ２〔ｍＡ〕 となる。そして、この式は、第２図の回路におけ
るダイオードDa，Dbに流れる電流と、そのイン
ピーダンスとの関係を示す式でもある。すなわ
ち、第４図の回路は、等価的に第５図に示すよう
になる。
らトランジスタQ15，Q17を通じてトランジスタ
Q1側を見たときインピーダンスｒは、 ｒ〔Ω〕〓２６／Ｉ２〔ｍＡ〕＋２６／ｈＦＥ・Ｉ１
〔ｍＡ〕 ｈFE：Q16，Q18の電流増幅率 となり、第２項は第１項に比べて十分に小さいの
で、 ｒ〔Ω〕〓２６／Ｉ２〔ｍＡ〕 となる。そして、この式は、第２図の回路におけ
るダイオードDa，Dbに流れる電流と、そのイン
ピーダンスとの関係を示す式でもある。すなわ
ち、第４図の回路は、等価的に第５図に示すよう
になる。
そして、AGC電流が変化すれば、これに対応
して電流I2が変化してトランジスタQ16，Q18のイ
ンピーダンスが変化する。
して電流I2が変化してトランジスタQ16，Q18のイ
ンピーダンスが変化する。
従つて、この第４図の回路は、ダイオードによ
るシヤントAGC（第２図の回路）として働くこ
とになる。
るシヤントAGC（第２図の回路）として働くこ
とになる。
こうして、この発明によれば、シヤントAGC
を行うことができるが、この場合、特にこの発明
によれば、動作がダイオードによるシヤント
AGCと等価なので、第１図のAGCの場合のよう
に、大入力時にAGCがきかなくなることがな
い。また、動作がダイオードによるシヤント
AGCであつても、第４図からも明らかなよう
に、直流カツト用のコンデンサを必要としないの
で、IC化が容易であり、また、その効果が大き
い。
を行うことができるが、この場合、特にこの発明
によれば、動作がダイオードによるシヤント
AGCと等価なので、第１図のAGCの場合のよう
に、大入力時にAGCがきかなくなることがな
い。また、動作がダイオードによるシヤント
AGCであつても、第４図からも明らかなよう
に、直流カツト用のコンデンサを必要としないの
で、IC化が容易であり、また、その効果が大き
い。
さらに、トランジスタQ16，Q18の特性をあわ
せることが容易であるから、入力信号の正及び負
のサイクルに対して特性が同じになり、歪みの発
生を極力防止できる。
せることが容易であるから、入力信号の正及び負
のサイクルに対して特性が同じになり、歪みの発
生を極力防止できる。
なお、上述において、信号レベルが狭範囲内で
制御される場合には、ダイオード接続されたトラ
ンジスタQ15，Q17に代えて抵抗器を使用するこ
ともできる。これは、ダイオード接続されたトラ
ンジスタQ15，Q17のそれぞれが供給電流の増加
に対応してそのインピーダンスが低下する可変イ
ンピーダンス素子であるのに対し、抵抗器は固定
インピーダンスであり、これらインピーダンスに
起因してトランジスタQ16，Q18のＶBEが形成さ
れて信号レベルが制御されるためである。
制御される場合には、ダイオード接続されたトラ
ンジスタQ15，Q17に代えて抵抗器を使用するこ
ともできる。これは、ダイオード接続されたトラ
ンジスタQ15，Q17のそれぞれが供給電流の増加
に対応してそのインピーダンスが低下する可変イ
ンピーダンス素子であるのに対し、抵抗器は固定
インピーダンスであり、これらインピーダンスに
起因してトランジスタQ16，Q18のＶBEが形成さ
れて信号レベルが制御されるためである。
第１図及び第２図は従来例の接続図、第３図は
その説明のための図、第４図はこの発明の一例の
接続図、第５図はその説明のための図である。 ７はAGC信号の形成回路である。
その説明のための図、第４図はこの発明の一例の
接続図、第５図はその説明のための図である。 ７はAGC信号の形成回路である。
Claims (1)
- １ エミツタが互いに接続された第１のトランジ
スタQ16及び第２のトランジスタQ18のそれぞれ
のコレクタ間に所定の電圧が供給され、第１の電
流制御手段Q12、第１のインピーダンス素子
Q15、第２のインピーダンス素子Q17及び第２の
電流制御手段Q14が、この順序で直列接続される
と共に、この直列回路の開放端間に所定の電圧が
供給され、上記第１のトランジスタQ16のベース
は上記第１の電流制御手段Q12と第１のインピー
ダンス素子Q15との間に接続され、上記第２のト
ランジスタQ18のベースは上記第２のインピーダ
ンス素子Q17と第２の電流制御手段Q14との間に
接続され、上記第１及び第２の電流制御手段
Q12，Q14によつて制御される電流を連動させる
ことにより、上記第１のトランジスタQ16のエミ
ツタ及び上記第２のトランジスタQ18のエミツタ
の間と、上記第１のインピーダンス素子Q15及び
上記第２のインピーダンス素子Q17の間とに供給
される入力信号のレベル制御を行つて上記入力信
号の信号供給点から上記信号レベル制御された信
号を出力させるシヤント型レベル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1997779A JPS55112016A (en) | 1979-02-22 | 1979-02-22 | Level control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1997779A JPS55112016A (en) | 1979-02-22 | 1979-02-22 | Level control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55112016A JPS55112016A (en) | 1980-08-29 |
| JPS6211530B2 true JPS6211530B2 (ja) | 1987-03-13 |
Family
ID=12014237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1997779A Granted JPS55112016A (en) | 1979-02-22 | 1979-02-22 | Level control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55112016A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6452617U (ja) * | 1987-09-25 | 1989-03-31 |
-
1979
- 1979-02-22 JP JP1997779A patent/JPS55112016A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6452617U (ja) * | 1987-09-25 | 1989-03-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55112016A (en) | 1980-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4480337A (en) | Transistor mixer and amplifier input stage | |
| JPH0718180Y2 (ja) | 無線周波受信機用トランジスタ化増幅兼混合入力段 | |
| US4429416A (en) | Multistage cascade/cascode limiting IF amplifier and meter circuit | |
| US4039981A (en) | Variable impedance circuit | |
| US4024462A (en) | Darlington configuration high frequency differential amplifier with zero offset current | |
| US4864248A (en) | Amplifier arrangement with controllable gain | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| US4048569A (en) | Receiver automatic gain control system | |
| JPS6211530B2 (ja) | ||
| US5239702A (en) | Tuning detector | |
| JPS5866129A (ja) | 定電流源回路 | |
| US3454882A (en) | Radio receiver using plural variable gain stages | |
| JPH0145768B2 (ja) | ||
| JPS6318362B2 (ja) | ||
| JPS6130448B2 (ja) | ||
| US3873932A (en) | Gain control circuit having variable impedance to determine circuit gain and to control minimum gain | |
| US4145665A (en) | Regulating amplifier | |
| JP2881770B2 (ja) | Ａｇｃ回路 | |
| JPH0527282B2 (ja) | ||
| US4303890A (en) | Circuit arrangement for transferring a signal | |
| JPS5825349Y2 (ja) | メ−タ回路のミユ−テング装置 | |
| US3530390A (en) | Operational amplifier with varactor bridge input circuit | |
| JPS646583Y2 (ja) | ||
| JPH0339927Y2 (ja) | ||
| JPH08307181A (ja) | レベル制御回路 |