JPS6211742B2 - - Google Patents

Info

Publication number
JPS6211742B2
JPS6211742B2 JP56155341A JP15534181A JPS6211742B2 JP S6211742 B2 JPS6211742 B2 JP S6211742B2 JP 56155341 A JP56155341 A JP 56155341A JP 15534181 A JP15534181 A JP 15534181A JP S6211742 B2 JPS6211742 B2 JP S6211742B2
Authority
JP
Japan
Prior art keywords
counter
instruction
processing device
signal
match
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56155341A
Other languages
English (en)
Other versions
JPS5854454A (ja
Inventor
Shigehiko Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56155341A priority Critical patent/JPS5854454A/ja
Publication of JPS5854454A publication Critical patent/JPS5854454A/ja
Publication of JPS6211742B2 publication Critical patent/JPS6211742B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 本発明は障害探索方式に係り、特にプログラム
で運用されている処理装置が障害を発生したる際
の処理装置を試験するための障害探索方式の改良
に関する。
電子計算機システムはプログラムにより運用さ
れており、その中でも処理装置が主役をつとめて
いる。この処理装置は例えば第1図に示す命令構
成からなるプログラムにて運用されているとする
と、この運用中何等かの理由によりA点にて障害
が発生したとするとこの障害探索方法として(1)ク
ロツクを手動にて操作し障害を探索するとか、(2)
主記憶装置に格納されるフエツチ・アドレス或は
ストア・アドレスを順次変更して処理装置を停止
させて障害探索を行うことが一般に行われてい
る。しかしながらこの方法は調査探索に時間がか
かり能率が悪く、従つて正常運用中の処理装置と
障害処理装置との微妙な差異を検出することが困
難となるという欠点があつた。
本発明は以上の欠点に鑑みなされたものにし
て、本発明は所望の命令アドレス・カウンタ及び
命令ステツプ・カウンタ値で処理装置を停止せし
める能率のよい障害探索方式を提供することを目
的とするものである。本発明を略説すると、本発
明は命令アドレス・カウンタにカウンタと照合回
路及び命令ステツプ・カウンタにカウンタと照合
回路とを設け、命令アドレス・カウンタの照合回
路の一致出力条件と命令1ステツプ終了条件とが
満足されたとき命令ステツプ・カウンタを歩進せ
しめ、命令ステツプ・カウンタの照合回路の一致
出力によつて命令アドレス・カウンタを停止せし
めるようにしたことを特徴とするものである。
以下図を用いて本発明を実施するのに好ましい
具体例について詳細に説明する。第2図は本発明
の障害探索方式を示す一実施例のブロツク図であ
り、1は命令アドレス・カウンタ、2と8はカウ
ンタ、3と7は照合回路、4はレジスター、5は
アンド回路、6は命令ステツプ・カウンタであ
る。カウンタ2には、外部よりプログラム運用中
〓〓〓〓〓
に処理装置を停止せしめたい命令アドレスを入力
し、更にこの命令アドレスを有効とするや無効と
するやを表示するフラグも入力し格納される。一
方命令アドレス・カウンタ1には刻々実行される
命令の次に実行されるべき命令のアドレスが格納
されている。命令アドレス・カウンタ1とカウン
タ2の内容をカウンタ2のフラグ指示に基ずいて
フラグ有効指示の場合に照合回路3にて比較す
る。照合回路3は比較値が一致しておれば一致信
号をレジスタ4に入力する。レジスタ4は一致を
保持するとともにリセツト信号によりリセツトさ
れる。この一致信号は命令の1ステツプの終了し
たことを示す1ステツプ終了信号とともにアンド
回路5に入力される。従つてアンド回路5は一致
信号と1ステツプ終了信号との条件が満足される
と出力信号を送出し命令ステツプ・カウンタ6を
進歩せしめる。この命令ステツプ・カウンタ6は
その内容を読取れるように読込み端子を有し、更
に前記したカウンタ2と同一機能をもつカウンタ
8の内容と照合回路7にて比較され照合回路7は
一致している場合信号を出力する。この出力信号
を命令アドレス・カウンタ1の歩進停止信号に用
いるのである。第1図に示す命令構成においてA
点にて障害が発生した場合の探索方法を以下説明
する。一般に処理装置はプログラム運用中障害を
発生すると障害発生点Aにて命令アドレス・カウ
ンタ1は停止し、処理装置によつて定まつた所要
回数のステツプ後に診断信号(ERR発生検出信
号)を出力する。レジスタ4のリセツト信号とし
てこのERR発生検出信号を用いる。従つて、停
止した命令アドレス・カウンタの内容から適当な
命令アドレス指定値を定めてカウンタ2に設定
し、処理装置を再実行すると、前記説明の第2図
の回路の動作により、命令アドレス・カウンタ1
が命令アドレス指定値まで進んだステツプから、
それによりレジスタ4に保持された照合回路3の
一致信号がERR発生検出信号でリセツトされる
までの間の命令ステツプ数が命令ステツプ・カウ
ンタ6にカウントされる。
この命令ステツプ・カウンタ6のカウンタ値を
読み取つて、例えば障害の無い他の処理装置のカ
ウンタ8に設定し、又カウンタ2には前記の命令
アドレス指定値を設定して実行させると、前記と
同一の命令ステツプ範囲の命令を実行して停止す
ることができる。
以上の説明に用いたセツトする外部手段として
は勿論オペレーターパネルによりセツトし得る。
又このセツトをプログラムを利用して行うことも
できる。外部信号としてプログラムを採用した場
合の良品と不良品処理装置とを比較してその不良
箇所を正確に把握する例を第3図にて説明する。
10はフアイル、11は制御装置、12は良品処
理装置、13は不良処理装置である。フアイル1
0には回路図に基ずいた信号名を記憶させてあ
り、制御装置11は各処理装置12,13の前記
実施例の回路と接続して、該回路のカウンタの設
定制御、読込みを行い、又処理装置の1命令歩進
ごとの信号状態を、公知のスキヤンアウトによつ
て読み出すことができる。
処理装置13で障害が発生した場合に、制御装
置11は前記のようにして、カウンタ2に命令ア
ドレス指定値を設定して処理装置13を再実行さ
せると共に、命令ステツプ・カウンタ6のカウン
トアツプの間の各命令ステツプにおける処理装置
の信号状態を採集する。
次に処理装置12のカウンタ2に前記の同じ命
令アドレス指定値を設定し、カウンタ8には処理
装置13の命令ステツプ・カウンタ6から読込ん
だカウンタ値を設定して処理装置12を実行させ
ると共に、命令ステツプ・カウンタ6のカウント
アツプの間の各命令ステツプにおける処理装置の
信号状態を採集する。
その後制御装置11は、両処理装置から採集し
た同じ命令ステツプの各信号状態のデータを比較
し、両装置で異なる信号状態の信号名を障害部分
の信号名として出力する。
以上の説明より明らかなように、本発明は所望
の命令アドレス・カウンタ及び命令ステツプ・カ
ウンタで処理装置を停止して能率のよい障害探索
の行える障害探索方式となり、本発明を処理装置
を試験するのに適用すれば能率向上上並びに容易
に良否の処理装置をそれぞれ比較して微妙な障害
探索上きわめて有効なものとなる。
【図面の簡単な説明】
第1図は命令に発生した障害を示す模式図、第
2図は本発明の障害探索方式を示す一実施例のブ
ロツク図、第3図は本発明の良否処理装置比較の
ブロツク図である。 〓〓〓〓〓
図において、1は命令アドレス・カウンタ、2
と8はカウンタ、3と7は照合回路、6は命令ス
テツプ・カウンタを示す。 〓〓〓〓〓

Claims (1)

  1. 【特許請求の範囲】 1 命令アドレス・カウンタ1で指定される所定
    の命令を実行する処理装置において、 第1の指定値を保持する第1のカウンタ2、 第1のカウンタと該命令アドレス・カウンタと
    の値の一致を検出して、第1の一致検出信号を出
    力する照合回路3、 該第1の一致検出信号を保持し、所定の障害検
    出信号によつてリセツトされるレジスタ4、 該レジスタが第1の一致検出信号を保持してい
    る間、命令の実行ステツプ数をカウントする命令
    ステツプ・カウンタ6、 第2の指定値を保持する第2のカウンタ8、 及び、第2のカウンタと該命令ステツプ・カウ
    ンタとの値の一致を検出して、第2の一致検出信
    号を出力する照合回路7を有することを特徴とす
    る障害探索方式。
JP56155341A 1981-09-28 1981-09-28 障害探索方式 Granted JPS5854454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56155341A JPS5854454A (ja) 1981-09-28 1981-09-28 障害探索方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56155341A JPS5854454A (ja) 1981-09-28 1981-09-28 障害探索方式

Publications (2)

Publication Number Publication Date
JPS5854454A JPS5854454A (ja) 1983-03-31
JPS6211742B2 true JPS6211742B2 (ja) 1987-03-14

Family

ID=15603768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56155341A Granted JPS5854454A (ja) 1981-09-28 1981-09-28 障害探索方式

Country Status (1)

Country Link
JP (1) JPS5854454A (ja)

Also Published As

Publication number Publication date
JPS5854454A (ja) 1983-03-31

Similar Documents

Publication Publication Date Title
EP0530863A2 (en) Method of starting up a subsystem in a distributed processing system
JPS6211742B2 (ja)
JPH0577143A (ja) 自動化ラインの故障診断装置
CN118535516B (zh) 车规微处理器电路
JP3315266B2 (ja) 自己診断状況表示方式
JP2882459B2 (ja) エラー情報収集試験システム
JP2878014B2 (ja) Ram試験方式
JPH07248810A (ja) 数値制御装置
JPS6111855A (ja) デ−タ処理装置の機能診断方式
JP2808985B2 (ja) 情報処理装置及びデバッグ装置
JPS5847465Y2 (ja) エラ−検出保持装置
JP3212214B2 (ja) 状態遷移試験装置
JPS59183444A (ja) デバツグ装置
JPS62224833A (ja) デ−タ形式の適否検査方式
JPS6220579B2 (ja)
JPS60226132A (ja) 半導体デバイス用試験装置
JPH01134539A (ja) マイクロプログラムトレース方式
JPH04316131A (ja) 故障同定方法
JPH07306809A (ja) データ処理装置の検証方法
JPS59119953A (ja) テスト自動化方式
JPS59111551A (ja) 動作記録装置
JPS5840771B2 (ja) 記憶素子の診断方式
JPH02247757A (ja) 共通バスアダプターエラー時のロギング処理方式
JPH01166140A (ja) 情報処理装置診断方式
JPS60193052A (ja) 情報処理装置における障害処理機能の確認方式