JPS60226132A - 半導体デバイス用試験装置 - Google Patents
半導体デバイス用試験装置Info
- Publication number
- JPS60226132A JPS60226132A JP59083348A JP8334884A JPS60226132A JP S60226132 A JPS60226132 A JP S60226132A JP 59083348 A JP59083348 A JP 59083348A JP 8334884 A JP8334884 A JP 8334884A JP S60226132 A JPS60226132 A JP S60226132A
- Authority
- JP
- Japan
- Prior art keywords
- test
- items
- tests
- item
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体デバイス用試験装置に係り、特に試験項
目の省略、試験順序の並べ替えの機能を有する試験装置
に関する。
目の省略、試験順序の並べ替えの機能を有する試験装置
に関する。
従来、半導体デ・ぐイスのウニ・・段階での試験に際し
て、Ｎ個の供試デバイスのうち試験１＠位の”１番目か
らｎ番目までのｎ個に対して所定の試験プログラムにょ
シ全ての試験項目について試験（以下、モニタ試験とい
う）し、この試駆結果をオンラインあるいはオフライン
で分析処理して前記試験プログラムを修正し、この修正
後の試験プログラム（修正プログラム）にょシ残シの（
Ｎ−ｎ）個に対して試験を実行している。
て、Ｎ個の供試デバイスのうち試験１＠位の”１番目か
らｎ番目までのｎ個に対して所定の試験プログラムにょ
シ全ての試験項目について試験（以下、モニタ試験とい
う）し、この試駆結果をオンラインあるいはオフライン
で分析処理して前記試験プログラムを修正し、この修正
後の試験プログラム（修正プログラム）にょシ残シの（
Ｎ−ｎ）個に対して試験を実行している。
この場合、当初の試験プログラムがたとえば第１図（、
）に示すような順序で試験項目ａ１〜ｎを指定し、この
各項目についてたとえば第１図（ｂ）に示すように不良
数が発生したものとすると、その修正プログラム作成に
際しては、必須の試験項目（試験を省略してはならない
項目） ＩＬＩ〜ａｎはそのま１とし、残りの選択的な
試験項目（場合によっては試験を省略してもよい項目）
ｂ〜ｎに対しては不良発生のない、あるいは無視可能な
試験項目を省略してその他の試験項目の並べ替えを行な
っている。そして、修正プログラムの種類は、第１図（
ｃ）に示すように必須の試験項目相互間および選択的な
試験項目相互間でそれぞれ不良発生数の大小の順に並べ
替えられたもの（４Ｆ正プログラムＡ）と、第１図（ｄ
）に示すように全ての試験項目相互間で不良発生数の大
小の順に並べ替えられたもの（修正プログラムＢ）とが
ある。
）に示すような順序で試験項目ａ１〜ｎを指定し、この
各項目についてたとえば第１図（ｂ）に示すように不良
数が発生したものとすると、その修正プログラム作成に
際しては、必須の試験項目（試験を省略してはならない
項目） ＩＬＩ〜ａｎはそのま１とし、残りの選択的な
試験項目（場合によっては試験を省略してもよい項目）
ｂ〜ｎに対しては不良発生のない、あるいは無視可能な
試験項目を省略してその他の試験項目の並べ替えを行な
っている。そして、修正プログラムの種類は、第１図（
ｃ）に示すように必須の試験項目相互間および選択的な
試験項目相互間でそれぞれ不良発生数の大小の順に並べ
替えられたもの（４Ｆ正プログラムＡ）と、第１図（ｄ
）に示すように全ての試験項目相互間で不良発生数の大
小の順に並べ替えられたもの（修正プログラムＢ）とが
ある。
しかし、開発当初のデバイスやプロセスが不安定なとき
に製造されたデ・ぐイスに対して前述したよう々修正グ
ログラムＡｉたはＢによる試験を行なうと、省略された
試験項目で不良が発生しているおそれが多分にあるのに
その不良を検出できないので、多くの不良品が良品と誤
判定されてしｌうという不具合がある。また、供試デ・
ぐイス数Ｎが＋゛分大きな場合にも、ロット間のばらつ
き等にょシネ良が省略された試験項目で発生しているお
それがあっても不良検出できないという不具合がある。
に製造されたデ・ぐイスに対して前述したよう々修正グ
ログラムＡｉたはＢによる試験を行なうと、省略された
試験項目で不良が発生しているおそれが多分にあるのに
その不良を検出できないので、多くの不良品が良品と誤
判定されてしｌうという不具合がある。また、供試デ・
ぐイス数Ｎが＋゛分大きな場合にも、ロット間のばらつ
き等にょシネ良が省略された試験項目で発生しているお
それがあっても不良検出できないという不具合がある。
これらの不具合を回避するため、全ての試験項目につい
て試験を行なうモニタ試験のための供試デ・ぐイス数ｎ
を大きくとると、それに応じて試験時間が長くなり、実
用的でなくなり、省略されない試験項目を不良発生数の
大小の順に並べ替えて残！１ｌ（Ｎ−ｎ）個のデ・ぐイ
スを試験する時間が、試験項目の並べ替えをしないで試
験を続行する時間に比べて長くなる場合があり、試験の
効率が低下する。
て試験を行なうモニタ試験のための供試デ・ぐイス数ｎ
を大きくとると、それに応じて試験時間が長くなり、実
用的でなくなり、省略されない試験項目を不良発生数の
大小の順に並べ替えて残！１ｌ（Ｎ−ｎ）個のデ・ぐイ
スを試験する時間が、試験項目の並べ替えをしないで試
験を続行する時間に比べて長くなる場合があり、試験の
効率が低下する。
本発明は上記の事情に鑑みてなされたもので、試験所要
時間を短縮することが可能な半導体デバイス用試験装置
を提供するものである。
時間を短縮することが可能な半導体デバイス用試験装置
を提供するものである。
即ち、本発明の半導体デバイス用試験装置は、供試デバ
イス群のうちの所定数のデバイスに対してそれぞれ所定
の試、験項目の全てについて試験を行なう手段と、この
手段による一連の試験における不良発生状況の情報を収
集し、不良発生試験項目毎の不良発生数に試、験実行時
間を加味した不良重み付けを行なう手段と、この手段に
よる不良重み付けの結果に応じて残シの供試デ・ぐイス
に対する試験のために前記所定の試験項目について順位
の並べ替えを行なう手段とを具備することを特徴とする
ものである。
イス群のうちの所定数のデバイスに対してそれぞれ所定
の試、験項目の全てについて試験を行なう手段と、この
手段による一連の試験における不良発生状況の情報を収
集し、不良発生試験項目毎の不良発生数に試、験実行時
間を加味した不良重み付けを行なう手段と、この手段に
よる不良重み付けの結果に応じて残シの供試デ・ぐイス
に対する試験のために前記所定の試験項目について順位
の並べ替えを行なう手段とを具備することを特徴とする
ものである。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。第２図において、２ｏは供試半導体デ′ぐイス、２
１は上記デ・ぐイス２ｏの電気的特性を測定するための
測定系である。制御・演算部２２は、後述する制御プロ
グラムにしたがっ”Ｃ記憶装置２３、前記測定系２１、
専用レノスタ・カウンタ２４との間で所要のデータ。
る。第２図において、２ｏは供試半導体デ′ぐイス、２
１は上記デ・ぐイス２ｏの電気的特性を測定するための
測定系である。制御・演算部２２は、後述する制御プロ
グラムにしたがっ”Ｃ記憶装置２３、前記測定系２１、
専用レノスタ・カウンタ２４との間で所要のデータ。
信号の授受を行なってＩＨす御・演算を行なうものであ
る。
る。
前記制御゛ｔプログラム、試験開始前に予め記憶装置２
３にロードされ、試験の開始から終了呼でを第３ｒｖｌ
Ｋ示すような手順Ｖこよシ実行させるものであり、その
内容の概要を以下に述べる。
３にロードされ、試験の開始から終了呼でを第３ｒｖｌ
Ｋ示すような手順Ｖこよシ実行させるものであり、その
内容の概要を以下に述べる。
即ち、先ず全ての試験項目を有する試験グログラムによ
りモニタ試験を行ない、所定数ｎの供試デ・ぐイスに対
する一連の試験の実行中の不良発生状況の清報を収集し
、不良発生項目に各試験項目の試噴実行時間を考慮した
重みづけを行なうように加工して専用レソスタ（第３図
２４）に一旦格納する。そして、上記一連の試験の終了
後に、前記重み付けされた試験項目の重みの大小を考慮
して残りの供試デバイスに対する不良発見の早期化およ
び確実化に適するような試験項目の並べ替え、および省
略可能な試験項目の省略を自動的に行なって従前のモニ
タ試験の試験プログラムを修正する。以後は、この修正
後の試験プログラムによシ試験を実行すると共に所定の
サンプル周期で供試デ・ぐイスを抽出し、このサン７°
ルデ・々イスに対しては前記省略された試験項目につい
ても試験（サンプル試験）を行なう。この場合、サング
ル試験により不良（異常）発生を検出すると、再び全て
の試験項目を有する試験プログラム（これは、試験開始
当初の、）０ログラムでもよいが、前述したように試験
項目の順序が並び替えられた修正後のグログラムに省略
試験項目を追加したものでもよい）により、残りの供試
デバイスを対象として所定数のン゛バイスに対する試験
を続行する。そして、この試験結果によシ必要に応じて
再び前述したように従前の試験プログラムを自動的に修
正して試験を続行する。
りモニタ試験を行ない、所定数ｎの供試デ・ぐイスに対
する一連の試験の実行中の不良発生状況の清報を収集し
、不良発生項目に各試験項目の試噴実行時間を考慮した
重みづけを行なうように加工して専用レソスタ（第３図
２４）に一旦格納する。そして、上記一連の試験の終了
後に、前記重み付けされた試験項目の重みの大小を考慮
して残りの供試デバイスに対する不良発見の早期化およ
び確実化に適するような試験項目の並べ替え、および省
略可能な試験項目の省略を自動的に行なって従前のモニ
タ試験の試験プログラムを修正する。以後は、この修正
後の試験プログラムによシ試験を実行すると共に所定の
サンプル周期で供試デ・ぐイスを抽出し、このサン７°
ルデ・々イスに対しては前記省略された試験項目につい
ても試験（サンプル試験）を行なう。この場合、サング
ル試験により不良（異常）発生を検出すると、再び全て
の試験項目を有する試験プログラム（これは、試験開始
当初の、）０ログラムでもよいが、前述したように試験
項目の順序が並び替えられた修正後のグログラムに省略
試験項目を追加したものでもよい）により、残りの供試
デバイスを対象として所定数のン゛バイスに対する試験
を続行する。そして、この試験結果によシ必要に応じて
再び前述したように従前の試験プログラムを自動的に修
正して試験を続行する。
次に、上記制御プログラムに基づく試験開始から試験プ
ログラム修正までの動作について詳細に説明する。いま
、試験開始当初の試験プログラムが、第４図（ａ）に示
すように試験順序が決定された必須の試験項目ａ！〜ａ
ｎと試験順序が未決定の選択的な試験項目ｂ〜ｎとを順
番に実行する内容であるものとする。この試験プログラ
ムにしたがって、第５図に示すように、先ず供試デ・ぐ
イスに対して１１１頁序決定試験項目ａ１〜ａｎについ
てフェイルスドッグモードで試験する。
ログラム修正までの動作について詳細に説明する。いま
、試験開始当初の試験プログラムが、第４図（ａ）に示
すように試験順序が決定された必須の試験項目ａ！〜ａ
ｎと試験順序が未決定の選択的な試験項目ｂ〜ｎとを順
番に実行する内容であるものとする。この試験プログラ
ムにしたがって、第５図に示すように、先ず供試デ・ぐ
イスに対して１１１頁序決定試験項目ａ１〜ａｎについ
てフェイルスドッグモードで試験する。
つまり、途中で不良を検出したとき、その供試デ・ぐイ
スの試験を中止して次の供試デ・９イスの試験に移る。
スの試験を中止して次の供試デ・９イスの試験に移る。
次に、供試デバイスに対して順序未決定の試験項目ｂ
％ ｎの全てについて試験を行ない、上記選択的な試験
項目ｂ −ｎの試験中における不良発生状況の情報の収
集、加工、格納を行なう。この場合、不良が発生した試
験項目に対して、全ての１１ｊ！序未決定試験項目ｂ
−ｎの各試験時間ｔｂ−ｔｎの合計Ｔと不良が発生した
１１μ序未決定試験項目の試験時間の合計Ｔｆとの差（
Ｔ−Ｔｆ）の不良重み（フェイルウェイト）が加えられ
る。たとえば、試験項目Ｃとｌとに不良が発生した歳５
合、専用レノスタ（第２図２４）における試１験項目ｂ
−ｎに各対応する領域のうち項目ｃ、ｉに対応する領
域にはそれぞれＴ −Ｔ、 −Ｔｉに相当する重みのデ
ータが格納され、残シの領域にはそれぞれ重みが「０」
のデータが格納される。次に、予め設定されたモニタ試
験の対象デバイス数ｎまで試験回数が達したか否か、つ
まシ回数条件の判定を行ない、未試験のデバイスがある
場合にはその供試デ・ぐイスの試験に戻シ、ｎ個のデ・
々イスに対する一連の試験が終了した場合には次のプロ
グラム修正ｔこ移る。
％ ｎの全てについて試験を行ない、上記選択的な試験
項目ｂ −ｎの試験中における不良発生状況の情報の収
集、加工、格納を行なう。この場合、不良が発生した試
験項目に対して、全ての１１ｊ！序未決定試験項目ｂ
−ｎの各試験時間ｔｂ−ｔｎの合計Ｔと不良が発生した
１１μ序未決定試験項目の試験時間の合計Ｔｆとの差（
Ｔ−Ｔｆ）の不良重み（フェイルウェイト）が加えられ
る。たとえば、試験項目Ｃとｌとに不良が発生した歳５
合、専用レノスタ（第２図２４）における試１験項目ｂ
−ｎに各対応する領域のうち項目ｃ、ｉに対応する領
域にはそれぞれＴ −Ｔ、 −Ｔｉに相当する重みのデ
ータが格納され、残シの領域にはそれぞれ重みが「０」
のデータが格納される。次に、予め設定されたモニタ試
験の対象デバイス数ｎまで試験回数が達したか否か、つ
まシ回数条件の判定を行ない、未試験のデバイスがある
場合にはその供試デ・ぐイスの試験に戻シ、ｎ個のデ・
々イスに対する一連の試験が終了した場合には次のプロ
グラム修正ｔこ移る。
なお、上記一連の試験中に、ｈ′Ａ序未決定試、験項目
ｂ ％ ｎのフェイルウェイトは各デバイス毎の試験結
果に応じたフェイルウェイトが加算（累算）されて重み
付けがなされておシ、その−例を第４図（ｂ）に示して
いる。そこで５プログラム修正に際しては、上記各試験
項目ｂ ％ ｎをフェイルウェイトの大小の順に並び替
え（フェイルウェイトが同じの試験項目が複数存在する
場合には、そのうちの試験時間が量短のものを優先させ
る）を行なうと共に省略可能な項目を省略し、並び替え
た試験項目を第４図（Ｃ）に示すようにそれまでの順序
決定試験項目群の最後に追加する。これによって、以後
の試験における不良発見の早期化、確実化に適したよう
に試＠グロダラムの修正を行なったことになる。
ｂ ％ ｎのフェイルウェイトは各デバイス毎の試験結
果に応じたフェイルウェイトが加算（累算）されて重み
付けがなされておシ、その−例を第４図（ｂ）に示して
いる。そこで５プログラム修正に際しては、上記各試験
項目ｂ ％ ｎをフェイルウェイトの大小の順に並び替
え（フェイルウェイトが同じの試験項目が複数存在する
場合には、そのうちの試験時間が量短のものを優先させ
る）を行なうと共に省略可能な項目を省略し、並び替え
た試験項目を第４図（Ｃ）に示すようにそれまでの順序
決定試験項目群の最後に追加する。これによって、以後
の試験における不良発見の早期化、確実化に適したよう
に試＠グロダラムの修正を行なったことになる。
上述したような試験装置によれば、省略した試験項目に
対してす／ゾル試験を行なって不良の発生を監視する機
能を有するので、省略した試験項目で不良が多発した場
合を検出することが可能になる。また、ある試験プログ
ラムにより全ての試験項目について所定数の供試デバイ
スに対して順次試験を実行している間に、不良発生情報
を収集加工し、不良発生の変化に即応して不良検出に適
した試験プログラムに修正して残りの供試デ・ぐイスに
対して試験を続行するので、供試デ・々イス数が多い場
合における各ロット毎の歩留りの変化にも十分対応でき
る。しかも、上記修正は、不良発生項目の各試験時間を
考慮した重み付けを行ない、各不良発生項目の重みの和
を大小の順に並べ替えるので、従来例のように単に不良
発生数の大小の順に並べ替える場合に比べて以後の不良
検出の早期化、試験時間の短縮を図ることができる。込
ま、たとえば３個の試験項目を有する試験プログラムに
よるモニタ試験における各項目毎の不良発生状況が第６
図に示すように試験順位が１〜３＠の項目１，２．３の
各不良数が９５．９０．７５であり、項目１．２とも不
良のものが３５個、項目２，３とも不良のものが５個、
項目１．３とも不良のものが４０個、項目１，２．３と
も不良のものが１０個であり、項目１のみ不良のものが
１０個、項目２のみ不良のものが４０個、項目３のみ不
良のものが２０個であると想定する。この場合に、従来
例のように単に不良発生数の大小の順で項目１，２．３
の試験を行なうものとし、説明の簡単化のために各試験
項目とも同じ時間ｔを要するものと仮定すると、不良検
出のために必要な試験時間は、項目１の９５個分の不良
検出時間９５ｔと項目２の４５個分（９０個から項目ｌ
で検出される４５個分を差し引いたもの）の不良検出時
間４５Ｘ２ｔと項目３の２０個分（７５個から項目１．
２で検出される２５個分を差し引いたもの）の不良検出
時間２０Ｘ３ｔとの合計、つまシ（９５＋９０＋６０）
ｔ＝２４５ｔである。これに対して、本発明例によれば
、最初の試験で項目１．２．３それぞれを重み付けした
結果がたとえば８５，１２０．９５であったとすると、
この重みの大小の順、つまり項目２，３．１の順で試験
を行なうものであシ、不良検出のために必要な試験時間
は、項目２の９０個分の不良検出時間９０ｔと項目３の
６０個分（７５個から項目２で検出される１５個分を差
し引いたもの）の不良検出時間６０Ｘ２ｔと項目１の１
０個分（９５個から項目２，３で検出される８５個分を
差し引いたもの）の不良検出時間１０Ｘ３ｔとの合計、
っまシ（９０＋１２０＋３０ ） ｔ＝２４０ｔであり
、従来例に比べて試験時間の短縮、不良検出の早期化が
実現可能であることが分る。この効果は、試験項目数が
多いほど顕著になる。
対してす／ゾル試験を行なって不良の発生を監視する機
能を有するので、省略した試験項目で不良が多発した場
合を検出することが可能になる。また、ある試験プログ
ラムにより全ての試験項目について所定数の供試デバイ
スに対して順次試験を実行している間に、不良発生情報
を収集加工し、不良発生の変化に即応して不良検出に適
した試験プログラムに修正して残りの供試デ・ぐイスに
対して試験を続行するので、供試デ・々イス数が多い場
合における各ロット毎の歩留りの変化にも十分対応でき
る。しかも、上記修正は、不良発生項目の各試験時間を
考慮した重み付けを行ない、各不良発生項目の重みの和
を大小の順に並べ替えるので、従来例のように単に不良
発生数の大小の順に並べ替える場合に比べて以後の不良
検出の早期化、試験時間の短縮を図ることができる。込
ま、たとえば３個の試験項目を有する試験プログラムに
よるモニタ試験における各項目毎の不良発生状況が第６
図に示すように試験順位が１〜３＠の項目１，２．３の
各不良数が９５．９０．７５であり、項目１．２とも不
良のものが３５個、項目２，３とも不良のものが５個、
項目１．３とも不良のものが４０個、項目１，２．３と
も不良のものが１０個であり、項目１のみ不良のものが
１０個、項目２のみ不良のものが４０個、項目３のみ不
良のものが２０個であると想定する。この場合に、従来
例のように単に不良発生数の大小の順で項目１，２．３
の試験を行なうものとし、説明の簡単化のために各試験
項目とも同じ時間ｔを要するものと仮定すると、不良検
出のために必要な試験時間は、項目１の９５個分の不良
検出時間９５ｔと項目２の４５個分（９０個から項目ｌ
で検出される４５個分を差し引いたもの）の不良検出時
間４５Ｘ２ｔと項目３の２０個分（７５個から項目１．
２で検出される２５個分を差し引いたもの）の不良検出
時間２０Ｘ３ｔとの合計、つまシ（９５＋９０＋６０）
ｔ＝２４５ｔである。これに対して、本発明例によれば
、最初の試験で項目１．２．３それぞれを重み付けした
結果がたとえば８５，１２０．９５であったとすると、
この重みの大小の順、つまり項目２，３．１の順で試験
を行なうものであシ、不良検出のために必要な試験時間
は、項目２の９０個分の不良検出時間９０ｔと項目３の
６０個分（７５個から項目２で検出される１５個分を差
し引いたもの）の不良検出時間６０Ｘ２ｔと項目１の１
０個分（９５個から項目２，３で検出される８５個分を
差し引いたもの）の不良検出時間１０Ｘ３ｔとの合計、
っまシ（９０＋１２０＋３０ ） ｔ＝２４０ｔであり
、従来例に比べて試験時間の短縮、不良検出の早期化が
実現可能であることが分る。この効果は、試験項目数が
多いほど顕著になる。
上述したように本発明の半導体デバイス試験装置によれ
ば、不良発生試験項目毎の不良発生数に試験実行時間を
加味した不良重み付けを行なって後続の試験のための試
験項目の並べ替えを行なうので、試験所要時間を短縮で
きる。
ば、不良発生試験項目毎の不良発生数に試験実行時間を
加味した不良重み付けを行なって後続の試験のための試
験項目の並べ替えを行なうので、試験所要時間を短縮で
きる。
第１図（、）は従来の半導体デバイス用試験装置による
試、験開始当初の試験プログラムにおける試験項目のｊ
ｉｉｉ序を示す図、第１図（ｂ）は同図（ａ）の試験プ
ログラムにおける各試験項目に対応する不良発生数の一
例を示す図、第１図（ｃ） 、 （ｄ）はそれぞれ同図
（ａ）の試験プログラムを修正した２種の修正プログラ
ムにおける試験項目順序を示す図、第２図は本発明に係
る半導体デ・々イス用試験装置の一実施例を示すブロッ
ク図、第３図は第２図の装置における制御プログラムの
内容を概略的に示す流れ図、第４図（ａ）は第３図の装
置による試験開始当初の試験プログラムにおける試験項
目の順序を示す図、第４図（ｂ）は同図（ａ）の試験プ
ログラムにおける各試験項目に対応する不良重みの一例
を示す図、第４図（ｃ）は同図（ａ）の試験プログラム
を修正した修正プログラムの一例における試験項目順序
を示す図、第５図は第３図の制御プログラムの一部を詳
細に示す流れ図、第６図は本発明の詳細な説明するため
に１＠序未決定試験項目の不良発生状況の一例を示す図
である。 ２１・・・測定系、２２・・・制卸・演算部５２３・・
・記憶装置、２４・・・専用レノスタ・カウンタ。 出願人代理人 弁理士 鈴 江 武 彦５ＡＳ２ＶＩ
第３ ！ ｍ−ジ４ ：； Ｗ１≧Ｗ１・１ ′、：・ｊ５Ｆ７１
試、験開始当初の試験プログラムにおける試験項目のｊ
ｉｉｉ序を示す図、第１図（ｂ）は同図（ａ）の試験プ
ログラムにおける各試験項目に対応する不良発生数の一
例を示す図、第１図（ｃ） 、 （ｄ）はそれぞれ同図
（ａ）の試験プログラムを修正した２種の修正プログラ
ムにおける試験項目順序を示す図、第２図は本発明に係
る半導体デ・々イス用試験装置の一実施例を示すブロッ
ク図、第３図は第２図の装置における制御プログラムの
内容を概略的に示す流れ図、第４図（ａ）は第３図の装
置による試験開始当初の試験プログラムにおける試験項
目の順序を示す図、第４図（ｂ）は同図（ａ）の試験プ
ログラムにおける各試験項目に対応する不良重みの一例
を示す図、第４図（ｃ）は同図（ａ）の試験プログラム
を修正した修正プログラムの一例における試験項目順序
を示す図、第５図は第３図の制御プログラムの一部を詳
細に示す流れ図、第６図は本発明の詳細な説明するため
に１＠序未決定試験項目の不良発生状況の一例を示す図
である。 ２１・・・測定系、２２・・・制卸・演算部５２３・・
・記憶装置、２４・・・専用レノスタ・カウンタ。 出願人代理人 弁理士 鈴 江 武 彦５ＡＳ２ＶＩ
第３ ！ ｍ−ジ４ ：； Ｗ１≧Ｗ１・１ ′、：・ｊ５Ｆ７１
Claims (4)
- （１）供試半導体デバイス群のうち所定数のデ・々イス
に対してそれぞれ所定の試験項目の全てについて試験を
行なう試験手段と、この試験手段による一連の試験にお
ける不良発生状況の情報を収集し、不良発生試験項目毎
の不良発生数に試験実行時間を加味して不良発生試験項
目毎の不良重み付けを行なう不良重み付は手段と、この
不良重み付は手段による不良重み付けの結果に応じて残
りの供試デバイスに対する試験のために前記所定の試験
項目の順位の並べ替えを行なう試験項目順序修正手段と
を具備することを特徴とする半導体デバイス用試験装置
。 - （２） 前記試験項目順序修正手段は、試験項目の並べ
替えと共に一部の試験項目の省略を行なうことを特徴と
する特許 載の半導体デ・々イス用試験装置。 - （３） 前記試験項目の）険序並べ替えおよび一部省略
後の試験中、所定のサングル周期で供試デバイスに対し
て上記省略された試験項目についての試験を行なうサン
グル試験手段をさらに具備することを特徴とする前記特
許請求の範囲第２項記載の半導体デ・ぐイス用試験装置
。 - （４） 前記サングル試験手段による試験における不良
発生の検出により、残りの供試デバイス群のうちの所定
数のデ・々イスに対して前記所定の試験項目の全てにつ
いての試験を行なう手段
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59083348A JPS60226132A (ja) | 1984-04-25 | 1984-04-25 | 半導体デバイス用試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59083348A JPS60226132A (ja) | 1984-04-25 | 1984-04-25 | 半導体デバイス用試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60226132A true JPS60226132A (ja) | 1985-11-11 |
Family
ID=13799933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59083348A Pending JPS60226132A (ja) | 1984-04-25 | 1984-04-25 | 半導体デバイス用試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60226132A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312845A (ja) * | 1988-06-10 | 1989-12-18 | Nec Yamaguchi Ltd | 半導体装置の検査方法 |
| JP2000515662A (ja) * | 1996-08-07 | 2000-11-21 | マイクロン、テクノロジー、インコーポレーテッド | 欠陥を有する集積回路のテスト時間と修復時間とを最適化するためのシステム |
-
1984
- 1984-04-25 JP JP59083348A patent/JPS60226132A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312845A (ja) * | 1988-06-10 | 1989-12-18 | Nec Yamaguchi Ltd | 半導体装置の検査方法 |
| JP2000515662A (ja) * | 1996-08-07 | 2000-11-21 | マイクロン、テクノロジー、インコーポレーテッド | 欠陥を有する集積回路のテスト時間と修復時間とを最適化するためのシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5537331A (en) | Method of testing devices to be measured and testing system therefor | |
| JPH07176575A (ja) | 半導体装置の検査方法及び検査装置 | |
| JPS60226132A (ja) | 半導体デバイス用試験装置 | |
| JPH09264938A (ja) | 集積回路の試験装置及び試験方法並びに集積回路の設計装置及び設計方法 | |
| JPH096850A (ja) | データ解析方法 | |
| JP2868462B2 (ja) | 半導体集積回路テスト方法およびテスト制御装置 | |
| JPH1115518A (ja) | 電子回路基板・装置の故障診断方式 | |
| JPH10199953A (ja) | 歩留まり解析方法及びその装置 | |
| JPH0854922A (ja) | プロセス制御装置 | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| JP2000155156A (ja) | 半導体集積回路の故障診断装置 | |
| JPH04283046A (ja) | 作業順序制御方式 | |
| JPH09219747A (ja) | 障害情報解析方式 | |
| CN118227505A (zh) | 一种离港业务自动化回放流程处理方法、装置及电子设备 | |
| JP2523692B2 (ja) | 電子計算機調整不良解析支援システム | |
| JPS62211739A (ja) | デ−タ処理装置の論理試験装置及び方法 | |
| JPH0329857A (ja) | 自動分析ネットワークシステム | |
| JPS6277612A (ja) | プラント異常診断方法 | |
| JPH02272947A (ja) | 障害監視方式 | |
| JPH06230074A (ja) | 回路の故障箇所検出装置 | |
| JPH1183945A (ja) | 論理回路の故障診断方式 | |
| JPH01214950A (ja) | チャネルプロセッサの擬似障害試験方式 | |
| JPS59188709A (ja) | プラント診断装置 | |
| JPS58112147A (ja) | 自動トレ−ス処理制御方式 | |
| JPH0342736A (ja) | 故障シミュレーション方法 |