JPS621201B2 - - Google Patents
Info
- Publication number
- JPS621201B2 JPS621201B2 JP9125279A JP9125279A JPS621201B2 JP S621201 B2 JPS621201 B2 JP S621201B2 JP 9125279 A JP9125279 A JP 9125279A JP 9125279 A JP9125279 A JP 9125279A JP S621201 B2 JPS621201 B2 JP S621201B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- operational amplifier
- inverting input
- input terminal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
【発明の詳細な説明】
本発明は変電変換素子を用いた光電変換回路に
関する。
関する。
従来、受光された光の強さに応じて光電変換素
子で光電流を得、これを電圧に変換する光電変換
回路として、第１図の様な回路がある。すなわち
演算増幅器１の反転および非反転入力端子に変電
変換素子であるフオトダイオード２が接続されて
いる。演算増幅器１の出力はダイオード３を介し
て反転入力端子へ帰還されていると共に、出力端
子８へ接続されている。演算増幅器１の非反転入
力端子は第２の演算増幅器４の出力が接続されて
おり、第２の演算増幅器４の出力はダイオード５
を介してこの反転入力端子へ接続されている。ま
た第２の演算増幅器４の反転入力端子は抵抗６を
介して接続されており、その非反転入力端子には
一定電圧ＶSが印加されている。この第２の演算
増幅器４およびダイオード５は、ダイオード３の
温度特性を補償するために設けられている。
子で光電流を得、これを電圧に変換する光電変換
回路として、第１図の様な回路がある。すなわち
演算増幅器１の反転および非反転入力端子に変電
変換素子であるフオトダイオード２が接続されて
いる。演算増幅器１の出力はダイオード３を介し
て反転入力端子へ帰還されていると共に、出力端
子８へ接続されている。演算増幅器１の非反転入
力端子は第２の演算増幅器４の出力が接続されて
おり、第２の演算増幅器４の出力はダイオード５
を介してこの反転入力端子へ接続されている。ま
た第２の演算増幅器４の反転入力端子は抵抗６を
介して接続されており、その非反転入力端子には
一定電圧ＶSが印加されている。この第２の演算
増幅器４およびダイオード５は、ダイオード３の
温度特性を補償するために設けられている。
今、フオトダイオード２に光７が入射される
と、この光の強さに応じて光電流ＩPがダイオー
ド３の方へ流れる。また、第２の演算増幅器の非
反転入力端子に印加されている一定電圧ＶSによ
り、ダイオード５に電流ＩKがこの出力から流れ
ている。従つて、出力端子８に得られる出力電圧
V0は V0＝ｎＫＴ／ｑlnＩＫ／ＩＰ＋ＶS ……(1) となる。ここで、ｑは電子電荷量、ｎはダイオー
ド３，５の製造によつて決まる定数、ｋはボルシ
ヤン定数、Ｔは絶対温度である。よつてフオトダ
イオード２により流れる入射された光７の強さに
応じた光電流ＩPはその対数に比例した電圧とし
て取り出される。
と、この光の強さに応じて光電流ＩPがダイオー
ド３の方へ流れる。また、第２の演算増幅器の非
反転入力端子に印加されている一定電圧ＶSによ
り、ダイオード５に電流ＩKがこの出力から流れ
ている。従つて、出力端子８に得られる出力電圧
V0は V0＝ｎＫＴ／ｑlnＩＫ／ＩＰ＋ＶS ……(1) となる。ここで、ｑは電子電荷量、ｎはダイオー
ド３，５の製造によつて決まる定数、ｋはボルシ
ヤン定数、Ｔは絶対温度である。よつてフオトダ
イオード２により流れる入射された光７の強さに
応じた光電流ＩPはその対数に比例した電圧とし
て取り出される。
ところで、演算増幅器４は、数pA台という微
少の光電流ＩPまでをも信号として検出するた
め、初段に差動形成の絶縁ゲート型電界効果トラ
ンジスタを用いた大きな入力インピーダンスをも
つものがより効果的である。そこで、演算増幅器
４として第２図のような回路構成をしたものが用
いられる。
少の光電流ＩPまでをも信号として検出するた
め、初段に差動形成の絶縁ゲート型電界効果トラ
ンジスタを用いた大きな入力インピーダンスをも
つものがより効果的である。そこで、演算増幅器
４として第２図のような回路構成をしたものが用
いられる。
すなわち、演算増幅器４の初段には、ゲート絶
縁膜として酸化膜が形成された所謂MOSFET
Q1，Q2はＰ―チヤンネル型であり、それらのソ
ースは共通接続され、MOSFET Q1のゲートは
演算増幅器４の反転（−）入力端子および
MOSFET Q2のゲートは非反転（＋）入力端子
となる。そしてこれらのドレインには、トランジ
スタQ3，Q4の各々のベース・エミツタ間が共通
接続され、一方のトランジスタQ3のコレクタ・
ベース間が接続された所謂カレントミラー回路が
接続されている。MOSFET Q2のドレインに現
われる信号は、トランジスタQ5およびトランジ
スタQ6で増幅されて出力端子１０へ供給され
る。この出力端子１０は第１図の光電変換回路の
出力端子８へ接続される。
縁膜として酸化膜が形成された所謂MOSFET
Q1，Q2はＰ―チヤンネル型であり、それらのソ
ースは共通接続され、MOSFET Q1のゲートは
演算増幅器４の反転（−）入力端子および
MOSFET Q2のゲートは非反転（＋）入力端子
となる。そしてこれらのドレインには、トランジ
スタQ3，Q4の各々のベース・エミツタ間が共通
接続され、一方のトランジスタQ3のコレクタ・
ベース間が接続された所謂カレントミラー回路が
接続されている。MOSFET Q2のドレインに現
われる信号は、トランジスタQ5およびトランジ
スタQ6で増幅されて出力端子１０へ供給され
る。この出力端子１０は第１図の光電変換回路の
出力端子８へ接続される。
トランジスタQ6のコレクタは電源端子１１へ
接続され、そのエミツタはトランジスタQ7のコ
レクタに接続されている。トランジスタQ7のベ
ース・エミツタ間はトランジスタQ8のベース・
エミツタ間にそれらのエミツタ側は抵抗R1を介
してそれぞれ接続されており、トランジスタQ8
のコレクタ・ベース間も接続されている。MOS
―FET Q1およびQ2、トランジスタQ5ならびに
トランジスタQ8には、そのコレクタ・ベース間
が接続されたトランジスタQ11と定電流源１２と
に流れる電流に比例した一定電流がトランジスタ
Q9，Q10ならびにQ11をそれぞれ介して供給され
ている。
接続され、そのエミツタはトランジスタQ7のコ
レクタに接続されている。トランジスタQ7のベ
ース・エミツタ間はトランジスタQ8のベース・
エミツタ間にそれらのエミツタ側は抵抗R1を介
してそれぞれ接続されており、トランジスタQ8
のコレクタ・ベース間も接続されている。MOS
―FET Q1およびQ2、トランジスタQ5ならびに
トランジスタQ8には、そのコレクタ・ベース間
が接続されたトランジスタQ11と定電流源１２と
に流れる電流に比例した一定電流がトランジスタ
Q9，Q10ならびにQ11をそれぞれ介して供給され
ている。
かかる第２図の演算増幅器を用いた第１図の光
電変換回路では、その出力端子８に得られる最低
出力電圧Ｖpnioは約0.7Vとなる。これは、トラン
ジスタQ7が定電流動作するための最小のコレク
タ・エミツタ間電圧であり、この電圧より低くな
ると演算増幅器としての回路機能を果たさなくな
る。また、ダイオード３，５の順方向電圧降下の
最小値は、その製造誤差および形状により異なる
がほぼ0.5V程度であり、従つて、演算増幅器１
の反転および非反転入力端子に印加される最低電
圧は1.2Vである。また、演算増幅器４の非反転
入力端子に印加される一定電圧ＶSの最小値は
0.7Vとなる。
電変換回路では、その出力端子８に得られる最低
出力電圧Ｖpnioは約0.7Vとなる。これは、トラン
ジスタQ7が定電流動作するための最小のコレク
タ・エミツタ間電圧であり、この電圧より低くな
ると演算増幅器としての回路機能を果たさなくな
る。また、ダイオード３，５の順方向電圧降下の
最小値は、その製造誤差および形状により異なる
がほぼ0.5V程度であり、従つて、演算増幅器１
の反転および非反転入力端子に印加される最低電
圧は1.2Vである。また、演算増幅器４の非反転
入力端子に印加される一定電圧ＶSの最小値は
0.7Vとなる。
そうすると、第２図の演算増幅器の動作電圧、
即ち電源端子１１に印加される電源電圧の最小値
Ｖpptは次式のようになる。
即ち電源端子１１に印加される電源電圧の最小値
Ｖpptは次式のようになる。
Ｖppt＝ＶInio＋ＶQ1＋ＶCEQ9 ……(2)
ここで、ＶInioは前記したように演算増幅器１
の反転入力端子に印加される最低入力電圧、ＶCE
Ｑ９はトランジスタQ9のコレクタ・エミツタ間電
圧である。また、ＶQ1はMOSFETQ1の動作時の
ゲート・ソース間電圧で、このMOSFETQ1のし
きい値電圧ＶTHQ1と、この相互コンダクタンス
gmQ1およびドレイン電流ＩDQ1で決まる電圧Ｖと
の和として定義される。それぞれの値はＶTHQ1＝
０〜1V，Ｖ＝2IDQ1／gmQ1である。しきい値電圧
ＶTHQ1に範囲をもつのは製造工程での誤差が起因
するが、ここではＶTHQ1＝0.5Vとする。また、
MOSFETQ1の相互コンダクタンスgmQ1を100
〔μ〕、ドレイン電流ＩDを100μＡとすればＶ＝
0.2Vとなる。又、ＶCEQ9は前述したようにトラン
ジスタQ9のコレクタ・エミツタ間電圧であり、
詳述すればMOSFETQ1，Q2へ電流を供給し得る
最低電圧であり、その値は0.4Vである。
の反転入力端子に印加される最低入力電圧、ＶCE
Ｑ９はトランジスタQ9のコレクタ・エミツタ間電
圧である。また、ＶQ1はMOSFETQ1の動作時の
ゲート・ソース間電圧で、このMOSFETQ1のし
きい値電圧ＶTHQ1と、この相互コンダクタンス
gmQ1およびドレイン電流ＩDQ1で決まる電圧Ｖと
の和として定義される。それぞれの値はＶTHQ1＝
０〜1V，Ｖ＝2IDQ1／gmQ1である。しきい値電圧
ＶTHQ1に範囲をもつのは製造工程での誤差が起因
するが、ここではＶTHQ1＝0.5Vとする。また、
MOSFETQ1の相互コンダクタンスgmQ1を100
〔μ〕、ドレイン電流ＩDを100μＡとすればＶ＝
0.2Vとなる。又、ＶCEQ9は前述したようにトラン
ジスタQ9のコレクタ・エミツタ間電圧であり、
詳述すればMOSFETQ1，Q2へ電流を供給し得る
最低電圧であり、その値は0.4Vである。
よつて、動作電圧Ｖpptは
Ｖppt＝1.2〔Ｖ〕＋（0.5＋0.2）〔Ｖ〕
＋0.4〔Ｖ〕＝2.3〔Ｖ〕 ……(3) となり、この値が第２図の演算増幅器が動作し得
る限界の最低電圧となる。
＋0.4〔Ｖ〕＝2.3〔Ｖ〕 ……(3) となり、この値が第２図の演算増幅器が動作し得
る限界の最低電圧となる。
このため電池等で駆動する機器、例えばカメラ
等の機器では、その電力消費によつて電源電圧が
低下すると動作しなくなり、電源の使用能率が悪
いという欠点があつた。また新しい電池とひんぱ
んに取りかえなければならないわずらわしさもあ
つた。
等の機器では、その電力消費によつて電源電圧が
低下すると動作しなくなり、電源の使用能率が悪
いという欠点があつた。また新しい電池とひんぱ
んに取りかえなければならないわずらわしさもあ
つた。
従つて、本発明の目的は更に低い電源電圧で動
作する光電変換回路を提供するもので、本発明の
光電変換回路により電池等の電源の寿命が更にの
び、カメラ等の電池で駆動される機器に最適とな
る。
作する光電変換回路を提供するもので、本発明の
光電変換回路により電池等の電源の寿命が更にの
び、カメラ等の電池で駆動される機器に最適とな
る。
本発明によれば、反転および非反転入力端子な
らびに出力端子を有する演算増幅器と、この演算
増幅器の反転および非反転入力端子間に接続され
た光電変換素子と、前記の反転端子と出力端子間
に接続された第１の単一方向性素子と、出力端子
から第22の単一方向性素子を介して出力を取り出
す手段と、非反転入力端子に印加される一定電圧
により第２の単一方向性素子から一定電流を引き
込む定電流源とを具備する光電変換回路を得る。
らびに出力端子を有する演算増幅器と、この演算
増幅器の反転および非反転入力端子間に接続され
た光電変換素子と、前記の反転端子と出力端子間
に接続された第１の単一方向性素子と、出力端子
から第22の単一方向性素子を介して出力を取り出
す手段と、非反転入力端子に印加される一定電圧
により第２の単一方向性素子から一定電流を引き
込む定電流源とを具備する光電変換回路を得る。
以下、図面を参照しながら本発明をより詳細に
説明する。
説明する。
第３図は本発明の一実施例を示す光電変換回路
の回路図である。すなわち、演算増幅器３１の反
転および非反転入力端子間にフオトダイオード３
２が接続されており、反転入力端子はダイオード
３３を介してこの出力端子に接続され、非反転入
力端子には一定電圧ＶKが印加されている。演算
増幅器３１の出力端子はダイオード３４を介して
第２の演算増幅器３５の非反転入力端子に接続さ
れ、この演算増幅器３５の出力端子３６から出力
が取り出される。またこの出力端子３６はこの反
転入力端子へ直接帰還されている。よつて演算増
幅器３５はボルテージホロワを構成し、又、ダイ
オード３４によつてダイオード３３の温度特性を
補償している。ダイオード３３，３４としては、
通常集積回路ではコレクタとベースが共通接続さ
れたトランジスタのベース・エミツタ間接合が用
いられる。
の回路図である。すなわち、演算増幅器３１の反
転および非反転入力端子間にフオトダイオード３
２が接続されており、反転入力端子はダイオード
３３を介してこの出力端子に接続され、非反転入
力端子には一定電圧ＶKが印加されている。演算
増幅器３１の出力端子はダイオード３４を介して
第２の演算増幅器３５の非反転入力端子に接続さ
れ、この演算増幅器３５の出力端子３６から出力
が取り出される。またこの出力端子３６はこの反
転入力端子へ直接帰還されている。よつて演算増
幅器３５はボルテージホロワを構成し、又、ダイ
オード３４によつてダイオード３３の温度特性を
補償している。ダイオード３３，３４としては、
通常集積回路ではコレクタとベースが共通接続さ
れたトランジスタのベース・エミツタ間接合が用
いられる。
また、演算増幅器３１の非反転入力端子に印加
される一定電圧ＶKを抵抗R2，R3で抵抗分割し、
その分割された電圧は第３の演算増幅器３８の反
転入力端子へ印加される。さらに、一定電圧ＶK
は抵抗R4を介してトランジスタQ31のコレクタに
印加され、このコレクタから演算増幅器３８の非
反転入力端子へ直接帰還が施されている。トラン
ジスタQ31のベースは演算増幅器３５の出力端子
へ接続され、そのエミツタは接地されると共に、
トランジスタQ32のベースおよびエミツタへそれ
ぞれ共通接続されている。トランジスタQ32のコ
レクタは第２の演算増幅器３５の非反転入力端子
へ接続されている。よつて、これら第３の演算増
幅器３８、抵抗R2〜R4およびトランジスタQ31，
Q32でダイオード３４から一定電流ＩKを引き込
む定電流源が構成されている。このため、第３図
のようにトランジスタQ33〜ＱKを接続すれば、
複数個の定電流源が得られ、他の回路の電流源と
して使用することができる。
される一定電圧ＶKを抵抗R2，R3で抵抗分割し、
その分割された電圧は第３の演算増幅器３８の反
転入力端子へ印加される。さらに、一定電圧ＶK
は抵抗R4を介してトランジスタQ31のコレクタに
印加され、このコレクタから演算増幅器３８の非
反転入力端子へ直接帰還が施されている。トラン
ジスタQ31のベースは演算増幅器３５の出力端子
へ接続され、そのエミツタは接地されると共に、
トランジスタQ32のベースおよびエミツタへそれ
ぞれ共通接続されている。トランジスタQ32のコ
レクタは第２の演算増幅器３５の非反転入力端子
へ接続されている。よつて、これら第３の演算増
幅器３８、抵抗R2〜R4およびトランジスタQ31，
Q32でダイオード３４から一定電流ＩKを引き込
む定電流源が構成されている。このため、第３図
のようにトランジスタQ33〜ＱKを接続すれば、
複数個の定電流源が得られ、他の回路の電流源と
して使用することができる。
今、フオトダイオード３２に光３７が入射され
ると、この光３７の強さに応じた光電流ＩPがダ
イオード３３に流れる。またダイオード３４には
前述したように一定電流ＩKが流れている。よつ
て、出力端子３６に得られる出力電圧V0′は V0′＝ｎＫＴ／ｑlnＩＰ／ＩＫ＋ＶK ……(3) となり、光電流ＩPは対数変換されて電圧とし
て得られる。ここで、(1)式と比較するとＩP′，Ｉ
Kが逆転しているが、(1)式と同じ傾向をもつ出力
電圧V0′を得るには、出力端子３６の後に電圧利
得１の反転回路を付加すればよい。この反転回路
は演算増幅器等を用いて容易に実現できる。
ると、この光３７の強さに応じた光電流ＩPがダ
イオード３３に流れる。またダイオード３４には
前述したように一定電流ＩKが流れている。よつ
て、出力端子３６に得られる出力電圧V0′は V0′＝ｎＫＴ／ｑlnＩＰ／ＩＫ＋ＶK ……(3) となり、光電流ＩPは対数変換されて電圧とし
て得られる。ここで、(1)式と比較するとＩP′，Ｉ
Kが逆転しているが、(1)式と同じ傾向をもつ出力
電圧V0′を得るには、出力端子３６の後に電圧利
得１の反転回路を付加すればよい。この反転回路
は演算増幅器等を用いて容易に実現できる。
ところで、第２図の回路構成をもつ演算増幅器
を演算増幅器３１として用いると、(2)式より最低
の動作電圧Ｖppt′は Ｖppt′＝ＶK＋（0.5＋0.2） 〔Ｖ〕＋0.4〔Ｖ〕＝ＶK＋1.1〔Ｖ〕 ……(4) となる。演算増幅器３１の非反転入力端子と反転
入力端子は同電位とみなしてよいため、一定電圧
ＶKが反転入力端子へ印加されていることにな
る。そして、この一定電圧ＶKの最小電圧は、
MOS―FETQ1の動作し得るソース電位からゲー
ト・ソース間電圧を差引いた電圧でよい。
MOSFETQ1のソース電位は、このドレイン電流
が定電流特性をもつ最小のドレイン・ソース間電
圧ＶDSQ1nioとトランジスタQ3のベース・エミツ
タ間電圧ＶBEとの和であり、ゲート・ソース間電
圧は前述したMOSFETQ1の動作電圧、即ちこの
しきい値電圧ＶthQ1と相互コンダクタンスｇnQ1お
よびドレイン電流ＩDQ1で決まる電圧Ｖとの和で
ある。よつて ＶKnioは ＶKnio＝ＶDSQ1nio ＋ＶBEQ3―（ＶthQ1＋Ｖ） ……(5) となる。ＶDSQ1nio＝0.4〔Ｖ〕，ＶBEQ1＝0.5
〔Ｖ〕，ＶthQ1＝０〜１〔Ｖ〕，Ｖ＝0.2〔Ｖ〕であ
り、MOS―FETQ1のしきい値電圧ＶthQ1に範囲
をもつのは上述したようにその製造誤差によるも
ので、ここでも0.5〔Ｖ〕とする。これらを(4)式
に代入すると ＶKnio＝0.4〔Ｖ〕＋0.5〔Ｖ〕 −（0.5＋0.2）〔Ｖ〕＝0.2〔Ｖ〕……(6) となる。従つて、(4)式より最小の動作電圧Ｖpp
ｔ′は Ｖppt′＝0.2〔Ｖ〕＋1.1〔Ｖ〕 ＝1.3〔Ｖ〕 ……(7) となり、従来に比して１〔Ｖ〕も低い動作電圧Ｖ
ppt′で本実施例の光電変換回路は確実に動作す
る。
を演算増幅器３１として用いると、(2)式より最低
の動作電圧Ｖppt′は Ｖppt′＝ＶK＋（0.5＋0.2） 〔Ｖ〕＋0.4〔Ｖ〕＝ＶK＋1.1〔Ｖ〕 ……(4) となる。演算増幅器３１の非反転入力端子と反転
入力端子は同電位とみなしてよいため、一定電圧
ＶKが反転入力端子へ印加されていることにな
る。そして、この一定電圧ＶKの最小電圧は、
MOS―FETQ1の動作し得るソース電位からゲー
ト・ソース間電圧を差引いた電圧でよい。
MOSFETQ1のソース電位は、このドレイン電流
が定電流特性をもつ最小のドレイン・ソース間電
圧ＶDSQ1nioとトランジスタQ3のベース・エミツ
タ間電圧ＶBEとの和であり、ゲート・ソース間電
圧は前述したMOSFETQ1の動作電圧、即ちこの
しきい値電圧ＶthQ1と相互コンダクタンスｇnQ1お
よびドレイン電流ＩDQ1で決まる電圧Ｖとの和で
ある。よつて ＶKnioは ＶKnio＝ＶDSQ1nio ＋ＶBEQ3―（ＶthQ1＋Ｖ） ……(5) となる。ＶDSQ1nio＝0.4〔Ｖ〕，ＶBEQ1＝0.5
〔Ｖ〕，ＶthQ1＝０〜１〔Ｖ〕，Ｖ＝0.2〔Ｖ〕であ
り、MOS―FETQ1のしきい値電圧ＶthQ1に範囲
をもつのは上述したようにその製造誤差によるも
ので、ここでも0.5〔Ｖ〕とする。これらを(4)式
に代入すると ＶKnio＝0.4〔Ｖ〕＋0.5〔Ｖ〕 −（0.5＋0.2）〔Ｖ〕＝0.2〔Ｖ〕……(6) となる。従つて、(4)式より最小の動作電圧Ｖpp
ｔ′は Ｖppt′＝0.2〔Ｖ〕＋1.1〔Ｖ〕 ＝1.3〔Ｖ〕 ……(7) となり、従来に比して１〔Ｖ〕も低い動作電圧Ｖ
ppt′で本実施例の光電変換回路は確実に動作す
る。
また、MOSFETQ1のしきい値電圧ＶthQ1がこ
の最小の電圧値０〔Ｖ〕であつてもＶKnio＝0.7
〔Ｖ〕となり、(4)式よりＶppt′は Ｖppt′＝0.7〔Ｖ〕 ＋1.1〔Ｖ〕＝1.8〔Ｖ〕 ……(8) となつて、従来より0.5〔Ｖ〕低い動作電圧Ｖpp
ｔ′で動作する。
の最小の電圧値０〔Ｖ〕であつてもＶKnio＝0.7
〔Ｖ〕となり、(4)式よりＶppt′は Ｖppt′＝0.7〔Ｖ〕 ＋1.1〔Ｖ〕＝1.8〔Ｖ〕 ……(8) となつて、従来より0.5〔Ｖ〕低い動作電圧Ｖpp
ｔ′で動作する。
このように、本実施例の光電変換回路は第１図
の従来例よりさらに低い電源電圧で動作するの
で、電池等の電源の寿命が更にのびカメラ等の電
池で動作する機器にとつて極めて有効なものとな
る。
の従来例よりさらに低い電源電圧で動作するの
で、電池等の電源の寿命が更にのびカメラ等の電
池で動作する機器にとつて極めて有効なものとな
る。
以上のように本発明によれば、より低い電源電
圧で動作し、電池等の電源の寿命が更にのびる光
電変換回路が提供される。
圧で動作し、電池等の電源の寿命が更にのびる光
電変換回路が提供される。
尚、本発明は上記実施例に限定されることな
く、第３の演算増幅器３８、抵抗R2〜R4および
トランジスタQ31，Q32で構成した定電流源は他
の回路構成の定電流源、例えばトランジスタQ32
のベースに一定電圧を供給するだけでも性能的に
は劣るが本発明に適用できるものである。また、
第２の演算増幅器３５を介して出力を取り出して
いるが、負荷インピーダンスが十分高い時にはこ
れを省略してダイオード３４から直接出力を取り
出してもよい。さらに、ダイオード３３，３４は
NPNトランジスタのコレクタ・ベース間を接続
したものを用いてもよい。
く、第３の演算増幅器３８、抵抗R2〜R4および
トランジスタQ31，Q32で構成した定電流源は他
の回路構成の定電流源、例えばトランジスタQ32
のベースに一定電圧を供給するだけでも性能的に
は劣るが本発明に適用できるものである。また、
第２の演算増幅器３５を介して出力を取り出して
いるが、負荷インピーダンスが十分高い時にはこ
れを省略してダイオード３４から直接出力を取り
出してもよい。さらに、ダイオード３３，３４は
NPNトランジスタのコレクタ・ベース間を接続
したものを用いてもよい。
又、第２図の演算増幅器において、Ｐ―チヤン
ネルMOSFETQ1，Q2は集積回路の製造工程で他
のトランジスタや抵抗素子と同等に形成し得るの
で、第３図の光電変換回路は集積回路化に適した
ものである。さらにまた、MOSFETQ1，Q2のゲ
ート絶縁膜は酸化膜以外の窒化膜やアルミナ等で
もよい。また、別に絶縁ゲート型でなくても接合
型やバイポーラトランジスタでもよく、ただし、
この場合には入力インピーダンスを高く設定する
方が有効である。
ネルMOSFETQ1，Q2は集積回路の製造工程で他
のトランジスタや抵抗素子と同等に形成し得るの
で、第３図の光電変換回路は集積回路化に適した
ものである。さらにまた、MOSFETQ1，Q2のゲ
ート絶縁膜は酸化膜以外の窒化膜やアルミナ等で
もよい。また、別に絶縁ゲート型でなくても接合
型やバイポーラトランジスタでもよく、ただし、
この場合には入力インピーダンスを高く設定する
方が有効である。
第１図は従来の光電変換回路を示す回路図、第
２図は光電変化素子によつて得られる微少電流を
検出するために、初段にMOSFETの差動増幅器
を用いた演算増幅器の回路図、第３図は本発明の
一実施例を示す光電変換回路の回路図である。 １，４，３１，３５，３８……演算増幅器、
２，３２……受光ダイオード、３，５，３３，３
４……ダイオード、６……抵抗、７，３７……入
射光、８，１０，３６……出力端子、１１……電
源端子、ＶS，ＶK……一定電圧、Q1，Q2……Ｐ
―チヤンネルMOS―FET、Q3〜Q12，Q31〜
Q33，ＱK……トランジスタ、R1〜R4……抵抗。
２図は光電変化素子によつて得られる微少電流を
検出するために、初段にMOSFETの差動増幅器
を用いた演算増幅器の回路図、第３図は本発明の
一実施例を示す光電変換回路の回路図である。 １，４，３１，３５，３８……演算増幅器、
２，３２……受光ダイオード、３，５，３３，３
４……ダイオード、６……抵抗、７，３７……入
射光、８，１０，３６……出力端子、１１……電
源端子、ＶS，ＶK……一定電圧、Q1，Q2……Ｐ
―チヤンネルMOS―FET、Q3〜Q12，Q31〜
Q33，ＱK……トランジスタ、R1〜R4……抵抗。
Claims (1)
- １ 反転および非反転入力端子ならびに出力端子
を有する演算増幅器と、該演算増幅器の反転およ
び非反転入力端子間に接続された光電変換素子
と、前記反転入力端子と前記出力端子間に接続さ
れた第１の単一方向性素子と、前記出力端子から
第２の単一方向性素子を介して出力を取り出す手
段と、前記非反転入力端子に印加される一定電圧
により前記第２の単一方向性素子から一定電流を
引き込む定電流源とを具備することを特徴とする
光電変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9125279A JPS5614926A (en) | 1979-07-18 | 1979-07-18 | Photoelectric conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9125279A JPS5614926A (en) | 1979-07-18 | 1979-07-18 | Photoelectric conversion circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5614926A JPS5614926A (en) | 1981-02-13 |
| JPS621201B2 true JPS621201B2 (ja) | 1987-01-12 |
Family
ID=14021223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9125279A Granted JPS5614926A (en) | 1979-07-18 | 1979-07-18 | Photoelectric conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5614926A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2739012B2 (ja) * | 1992-07-16 | 1998-04-08 | ニッテツ室蘭エンジニアリング株式会社 | ポット式石油バーナ |
| JP2009272979A (ja) * | 2008-05-09 | 2009-11-19 | Oki Semiconductor Co Ltd | 半導体回路 |
-
1979
- 1979-07-18 JP JP9125279A patent/JPS5614926A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5614926A (en) | 1981-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| JP2749925B2 (ja) | Ｉｃ温度センサ | |
| US5081378A (en) | Logarithmic amplifier | |
| US4574233A (en) | High impedance current source | |
| JP2874616B2 (ja) | Ｏｔａ及びマルチプライヤ | |
| JP2734964B2 (ja) | 基準電流回路および基準電圧回路 | |
| US20110169551A1 (en) | Temperature sensor and method | |
| US4194166A (en) | Differential amplifier with a current mirror circuit | |
| US6448855B1 (en) | Accurate power detection circuit for use in a power amplifier | |
| JPH1022748A (ja) | 電圧電流変換回路 | |
| JPS621201B2 (ja) | ||
| US20120153997A1 (en) | Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage | |
| JP2751747B2 (ja) | カレントミラー回路 | |
| JP3729819B2 (ja) | パワー素子用保護回路及びこれを備えた半導体装置 | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JPH0242178B2 (ja) | ||
| JPH09105763A (ja) | コンパレータ回路 | |
| JPS6357808B2 (ja) | ||
| JP2000201033A (ja) | 乗除算回路 | |
| JPS6131644B2 (ja) | ||
| JPH0124646Y2 (ja) | ||
| CN117268570A (zh) | 一种基于无线能量收集技术的无线cmos温度传感器 | |
| JP2594541Y2 (ja) | 増幅器回路 | |
| CN118777665A (zh) | 一种电流检测电路和高边电流检测芯片 | |
| JP2705168B2 (ja) | 電圧フォロワ回路 |