JPH0242178B2 - - Google Patents
Info
- Publication number
- JPH0242178B2 JPH0242178B2 JP58009122A JP912283A JPH0242178B2 JP H0242178 B2 JPH0242178 B2 JP H0242178B2 JP 58009122 A JP58009122 A JP 58009122A JP 912283 A JP912283 A JP 912283A JP H0242178 B2 JPH0242178 B2 JP H0242178B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- circuit
- voltage
- output
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
【発明の詳細な説明】
本発明は、半導体集積回路化測光回路に関し、
特にフオトダイオード（SPD）、フオトトランジ
スタ等の光電変換素子を使用し、この光電変換素
子により変換された電気信号（光電流）を高入力
インピーダンス演算増幅器（以下オペアンプと略
す）で増巾し、かつ帰還ダイオードにより光電流
を対数圧縮し、該対数圧縮された電圧を測定する
ことにより、光電流量を測定する測光回路に関す
るものである。
特にフオトダイオード（SPD）、フオトトランジ
スタ等の光電変換素子を使用し、この光電変換素
子により変換された電気信号（光電流）を高入力
インピーダンス演算増幅器（以下オペアンプと略
す）で増巾し、かつ帰還ダイオードにより光電流
を対数圧縮し、該対数圧縮された電圧を測定する
ことにより、光電流量を測定する測光回路に関す
るものである。
第１図に、対数圧縮回路を使用した従来の測光
回路の例を示す。図において、Q1はSPD等の光
電変換素子、Q2，Q2′はオペアンプ１００の入、
出力間に接続された対数圧縮用帰還ダイオードで
ある。又、１００はオペアンプ回路で、トランジ
スタQ3〜Q8、定電流源I1〜I3、コンデンサC1から
構成され、高入力インピーダンス化のためオペア
ンプ入力部にMOS−FETQ3，Q4を使用したもの
である。このトランジスタQ3，Q4は通常、半導
体集積回路化測光回路ではＰ−チヤネルMOS−
FETが使用される。又、Q5，Q6は初段の電圧利
得設定用の定電流負荷、Q7は定電流源I2を負荷と
する２段目のオペアンプであり、Q8はインピー
ダンス変換用出力トランジスタである。また
Vrefはバイアス電圧設定用の基準電圧である。
回路の例を示す。図において、Q1はSPD等の光
電変換素子、Q2，Q2′はオペアンプ１００の入、
出力間に接続された対数圧縮用帰還ダイオードで
ある。又、１００はオペアンプ回路で、トランジ
スタQ3〜Q8、定電流源I1〜I3、コンデンサC1から
構成され、高入力インピーダンス化のためオペア
ンプ入力部にMOS−FETQ3，Q4を使用したもの
である。このトランジスタQ3，Q4は通常、半導
体集積回路化測光回路ではＰ−チヤネルMOS−
FETが使用される。又、Q5，Q6は初段の電圧利
得設定用の定電流負荷、Q7は定電流源I2を負荷と
する２段目のオペアンプであり、Q8はインピー
ダンス変換用出力トランジスタである。また
Vrefはバイアス電圧設定用の基準電圧である。
従来回路の概略動作は下記の通りである。
光電変換素子Q1に照射された光信号は、光電
変換されて光電流となるが、この変換素子Q1に
流れる光電流IPは、通常オペアンプ１００の入力
電流がピコアンペアオーダーで無視できるため、
圧縮ダイオードQ2に流れる。これによりダイオ
ードQ2では VBE2＝kT／ｑ lnIP／IS （但し、ｋ：ボルツマン定数、Ｔ：絶対温度、
IS：ダイオードの飽和電流） で表わされる電圧降下を生じる。これにより光電
流IPは圧縮用ダイオードQ2により対数圧縮された
電圧としてオペアンプ出力（トランジスタQ8の
エミツタ）に生じ、本回路の出力電圧Voとなる。
そしてこの出力電圧Voは下記式(1)により表わさ
れる。
変換されて光電流となるが、この変換素子Q1に
流れる光電流IPは、通常オペアンプ１００の入力
電流がピコアンペアオーダーで無視できるため、
圧縮ダイオードQ2に流れる。これによりダイオ
ードQ2では VBE2＝kT／ｑ lnIP／IS （但し、ｋ：ボルツマン定数、Ｔ：絶対温度、
IS：ダイオードの飽和電流） で表わされる電圧降下を生じる。これにより光電
流IPは圧縮用ダイオードQ2により対数圧縮された
電圧としてオペアンプ出力（トランジスタQ8の
エミツタ）に生じ、本回路の出力電圧Voとなる。
そしてこの出力電圧Voは下記式(1)により表わさ
れる。
Vo＝Vref＋VBE2＝Vref＋kT／ｑ lnIP／IS
………(1)
従つて、同一光電流に対する圧縮電圧の信号出
力をあげるには、ダイオードを直列に多段接続
し、光電流IPの変化に対する出力電圧Voの信号
振巾を大きくとる必要がある。このためＳ／Ｎを
あげることが必要な機器、及び微少信号電圧を扱
う機器（カメラ等）では、圧縮ダイオードを２段
等の多段構成とすることが望ましく、又、そのよ
うな場合が多い。
力をあげるには、ダイオードを直列に多段接続
し、光電流IPの変化に対する出力電圧Voの信号
振巾を大きくとる必要がある。このためＳ／Ｎを
あげることが必要な機器、及び微少信号電圧を扱
う機器（カメラ等）では、圧縮ダイオードを２段
等の多段構成とすることが望ましく、又、そのよ
うな場合が多い。
しかるにこの場合、バツテリ使用機器等で、電
源電圧が低い電圧（1.5V〜3V）しか使えない機
器では、オペアンプ回路１００の出力回路の回路
方式により、最低動作電源電圧は制限される。即
ち、ダイオードを多段接続することにより、オペ
アンプ出力電圧は増大するため、オペアンプの出
力ダイナミツクレンジとしては、＋電源とオペア
ンプ出力間の電位差を大きくする必要がある。第
１図に示す従来回路での最低動作電源電圧
Vccminは圧縮ダイオードが多段接続された場
合、下記の式で表わされる。
源電圧が低い電圧（1.5V〜3V）しか使えない機
器では、オペアンプ回路１００の出力回路の回路
方式により、最低動作電源電圧は制限される。即
ち、ダイオードを多段接続することにより、オペ
アンプ出力電圧は増大するため、オペアンプの出
力ダイナミツクレンジとしては、＋電源とオペア
ンプ出力間の電位差を大きくする必要がある。第
１図に示す従来回路での最低動作電源電圧
Vccminは圧縮ダイオードが多段接続された場
合、下記の式で表わされる。
Vccmin＝Vo＋VBE(8)＋VCE(I2)＝Vref＋ｎ・kT／ｑ l
nIP／IS＋VBE(8)＋VCE(I2)………(2) （但しｎ：圧縮ダイオード段数） 従つてＳ／Ｎを改善するために圧縮ダイオード
の段数をいくつふやせるかは、電源電圧VCCとオ
ペアンプ出力Voとの間の必要動作電圧VBE(8)＋
VCE(I2)をいかに下げ、出力ダイナミツクレンジを
広げられるかにより決定される。
nIP／IS＋VBE(8)＋VCE(I2)………(2) （但しｎ：圧縮ダイオード段数） 従つてＳ／Ｎを改善するために圧縮ダイオード
の段数をいくつふやせるかは、電源電圧VCCとオ
ペアンプ出力Voとの間の必要動作電圧VBE(8)＋
VCE(I2)をいかに下げ、出力ダイナミツクレンジを
広げられるかにより決定される。
このような点を考えた場合、従来回路では、エ
ミツタフオロワートランジスタQ8のベース・エ
ミツタ間電圧VBEの制限をうけ、またVref≒500
ｍＶの場合、通常の２段圧縮ダイオードでは、最
低動作電源電圧Vccminは2.5〜2.6Vが限界であつ
た。
ミツタフオロワートランジスタQ8のベース・エ
ミツタ間電圧VBEの制限をうけ、またVref≒500
ｍＶの場合、通常の２段圧縮ダイオードでは、最
低動作電源電圧Vccminは2.5〜2.6Vが限界であつ
た。
本発明は、上記のような測光回路で必要とされ
る検出電圧レベルに応じて、通常用いられる一段
のみの対数圧縮回路でなく、圧縮ダイオードを直
列に多段接続することにより、一定光電流値に対
する圧縮電圧出力をあげる場合であつて、例えば
カメラ用IC等のバツテリのように電源電圧が低
く、該低い電圧で動作することが必要とされる場
合に特に有効な手段を提供しようというものであ
る。
る検出電圧レベルに応じて、通常用いられる一段
のみの対数圧縮回路でなく、圧縮ダイオードを直
列に多段接続することにより、一定光電流値に対
する圧縮電圧出力をあげる場合であつて、例えば
カメラ用IC等のバツテリのように電源電圧が低
く、該低い電圧で動作することが必要とされる場
合に特に有効な手段を提供しようというものであ
る。
即ち、本発明はオペアンプ内での信号の位相ま
わりを抑えるよう、エミツタフオロワnpnトラン
ジスタ、エミツタフオロワpnpトランジスタの複
合接続によるレベルシフト回路をオペアンプの出
力回路に使用することにより、オペアンプの２段
目出力（トランジスタQ7のコレクタ出力）から
見た入力インピーダンスをおとすことなく、しか
もオペアンプの出力と電源電圧Vcc間の信号ダイ
ナミツクレンジをVCE(4)だけできまる構成にする
ことにより、多段接続された圧縮ダイオードの場
合でも安定な動作の確保及び最低動作電源電圧の
低下ができる半導体集積回路化測光回路を提供す
ることを目的としている。
わりを抑えるよう、エミツタフオロワnpnトラン
ジスタ、エミツタフオロワpnpトランジスタの複
合接続によるレベルシフト回路をオペアンプの出
力回路に使用することにより、オペアンプの２段
目出力（トランジスタQ7のコレクタ出力）から
見た入力インピーダンスをおとすことなく、しか
もオペアンプの出力と電源電圧Vcc間の信号ダイ
ナミツクレンジをVCE(4)だけできまる構成にする
ことにより、多段接続された圧縮ダイオードの場
合でも安定な動作の確保及び最低動作電源電圧の
低下ができる半導体集積回路化測光回路を提供す
ることを目的としている。
第２図に本発明の一実施例による半導体集積回
路化測光回路を示す。
路化測光回路を示す。
第２図において、トランジスタQ1〜Q8、及び
電流源I1〜I3までは第１図に示す従来回路を同じ
である。
電流源I1〜I3までは第１図に示す従来回路を同じ
である。
本実施例は、従来回路ではトランジスタQ8の
みで構成されていたエミツタフオロワ段を、同図
に示すnpnトランジスタQ8、pnpトランジスタQ9
及び定電流源I3，I4より成るレベルシフト回路２
００で構成したことが特長である。
みで構成されていたエミツタフオロワ段を、同図
に示すnpnトランジスタQ8、pnpトランジスタQ9
及び定電流源I3，I4より成るレベルシフト回路２
００で構成したことが特長である。
本実施例の回路動作は、従来回路での説明と同
じであるが、レベルシフト回路２００により、オ
ペアンプ出力（トランジスタQ9のエミツタ出力）
と電源電圧Vcc間の回路動作に必要な電圧または
定電流源I4の電圧（VCE(4)）だけとなり（通常
0.2V）、オペアンプ１００の出力ダイナミツクレ
ンジが狭いことに起因する圧縮ダイオードの多段
接続段数が制限されることは改善された。
じであるが、レベルシフト回路２００により、オ
ペアンプ出力（トランジスタQ9のエミツタ出力）
と電源電圧Vcc間の回路動作に必要な電圧または
定電流源I4の電圧（VCE(4)）だけとなり（通常
0.2V）、オペアンプ１００の出力ダイナミツクレ
ンジが狭いことに起因する圧縮ダイオードの多段
接続段数が制限されることは改善された。
また、本発明の他の実施例では、トランジスタ
Q8，Q9、定電流源I3，I4により構成されるレベル
シフト回路に直列にダイオードを接続することに
より、オペアンプ初段、２段目の回路構成に影響
を与えることなく、圧縮ダイオードの段数に応じ
たレベルシフトが可能である。
Q8，Q9、定電流源I3，I4により構成されるレベル
シフト回路に直列にダイオードを接続することに
より、オペアンプ初段、２段目の回路構成に影響
を与えることなく、圧縮ダイオードの段数に応じ
たレベルシフトが可能である。
なお、本発明では、半導体集積回路化を考え、
即ちIC内でのpnpトランジスタの電流増巾率hfeが
あまり高くできないことを考えて、上記npnトラ
ンジスタ、pnpトランジスタの複合接続を用い
て、高入力インピーダンスかつ低出力インピーダ
ンスをもつレベルシフト回路を構成したが、pnp
トランジスタのhfe（エミツタ接地電流増巾率）が
高い場合、又はpnpトランジスタのhfeが低くと
も、２段目出力（トランジスタQ7のコレクタ出
力）に対する負荷効果及び初段へのオフセツト電
圧等の影響が無視できるようであれば、pnpトラ
ンジスタによるエミツタフオロワ構成も本発明の
範囲に含まれる。
即ちIC内でのpnpトランジスタの電流増巾率hfeが
あまり高くできないことを考えて、上記npnトラ
ンジスタ、pnpトランジスタの複合接続を用い
て、高入力インピーダンスかつ低出力インピーダ
ンスをもつレベルシフト回路を構成したが、pnp
トランジスタのhfe（エミツタ接地電流増巾率）が
高い場合、又はpnpトランジスタのhfeが低くと
も、２段目出力（トランジスタQ7のコレクタ出
力）に対する負荷効果及び初段へのオフセツト電
圧等の影響が無視できるようであれば、pnpトラ
ンジスタによるエミツタフオロワ構成も本発明の
範囲に含まれる。
以上のように、本発明によれば、高入力インピ
ーダンス化オペアンプの出力回路にnpnトランジ
スタ、pnpトランジスタの複合接続を基本とした
レベルシフト回路を付加することにより、電源−
オペアンプ出力間の必要動作電圧を低下させるよ
うにしたので、電源電圧を低下でき、かつ対数圧
縮用ダイオードを多段接続できる効果がある。
ーダンス化オペアンプの出力回路にnpnトランジ
スタ、pnpトランジスタの複合接続を基本とした
レベルシフト回路を付加することにより、電源−
オペアンプ出力間の必要動作電圧を低下させるよ
うにしたので、電源電圧を低下でき、かつ対数圧
縮用ダイオードを多段接続できる効果がある。
第１図は従来の半導体集積回路化測光回路の回
路図、第２図は本発明の一実施例による半導体集
積回路化測光回路の回路図である。 Q1……光電変換素子、１００……オペアンプ、
Q2，Q2′……対数圧縮ダイオード（対数圧縮回
路）、２００……レベルシフト回路。なお図中同
一符号は同一又は相当部分を示す。
路図、第２図は本発明の一実施例による半導体集
積回路化測光回路の回路図である。 Q1……光電変換素子、１００……オペアンプ、
Q2，Q2′……対数圧縮ダイオード（対数圧縮回
路）、２００……レベルシフト回路。なお図中同
一符号は同一又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 光信号を電気信号に変換する光電変換素子
と、 該光電変換素子の電流信号を電圧信号に変換し
増幅する演算増幅器とを備え、 該光電変換素子のアノード、カソードを各々該
演算増幅器の非反転および反転入力の２入力間に
接続し、 該演算増幅器の反転入力と出力間に単一または
複数個のダイオードを直列接続してなる対数圧縮
回路により、上記光電変換素子の光電流を対数圧
縮し電圧変換する測光回路において、 該演算増幅器の出力段を、pnpトランジスタ、
npnトランジスタによるエミツタフオロワ回路を
複数段接続して構成し、該出力段により出力電圧
をレベルシフトすることを特徴とする半導体集積
回路化測光回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58009122A JPS59133439A (ja) | 1983-01-20 | 1983-01-20 | 半導体集積回路化測光回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58009122A JPS59133439A (ja) | 1983-01-20 | 1983-01-20 | 半導体集積回路化測光回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59133439A JPS59133439A (ja) | 1984-07-31 |
| JPH0242178B2 true JPH0242178B2 (ja) | 1990-09-20 |
Family
ID=11711829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58009122A Granted JPS59133439A (ja) | 1983-01-20 | 1983-01-20 | 半導体集積回路化測光回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59133439A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161457A (ja) * | 1984-09-01 | 1986-03-29 | Canon Inc | 光センサおよびその製造方法 |
| JPS631936A (ja) * | 1986-06-23 | 1988-01-06 | Asahi Optical Co Ltd | 光電変換回路 |
| US5861736A (en) * | 1994-12-01 | 1999-01-19 | Texas Instruments Incorporated | Circuit and method for regulating a voltage |
| DE19907972A1 (de) * | 1999-02-24 | 2000-08-31 | Bosch Gmbh Robert | Bildzelle |
| JP4325085B2 (ja) | 2000-06-30 | 2009-09-02 | 株式会社デンソー | 直流電源回路 |
| US8939308B2 (en) | 2009-09-04 | 2015-01-27 | Crown Packaging Technology, Inc. | Full aperture beverage end |
| US9714114B2 (en) | 2013-11-08 | 2017-07-25 | Crown Packaging Technology, Inc. | Full aperture can end |
-
1983
- 1983-01-20 JP JP58009122A patent/JPS59133439A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59133439A (ja) | 1984-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307196B1 (en) | Detection circuit having a variable impedance circuit | |
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| US4069460A (en) | Current comparator circuit | |
| US5081378A (en) | Logarithmic amplifier | |
| US4147944A (en) | Comparator with signal related adaptive bias | |
| JPS6365166B2 (ja) | ||
| JP3476521B2 (ja) | 受信信号強度表示器を有する装置と対数検出器を含む電子回路 | |
| JPH0152783B2 (ja) | ||
| US4122403A (en) | Temperature stabilized common emitter amplifier | |
| JPH0242178B2 (ja) | ||
| US6232756B1 (en) | Band gap reference circuit | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| JPH0425724B2 (ja) | ||
| JPH03242715A (ja) | バンドギャップ基準電圧発生回路 | |
| KR0167597B1 (ko) | 대수 변환 회로 | |
| JPS58194417A (ja) | ダイオ−ド | |
| SU1084960A1 (ru) | Операционный усилитель | |
| JP3058998B2 (ja) | 半導体集積回路装置 | |
| KR890007395Y1 (ko) | 중간주파 증폭회로 | |
| JPH0345940B2 (ja) | ||
| SU1504785A1 (ru) | Усилительный каскад | |
| JPS5911203B2 (ja) | 利得制御のできる直結増幅回路 | |
| JPH0568126B2 (ja) | ||
| JPH02118893A (ja) | 対数変換回路 |