JPS62122171A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS62122171A JPS62122171A JP60261013A JP26101385A JPS62122171A JP S62122171 A JPS62122171 A JP S62122171A JP 60261013 A JP60261013 A JP 60261013A JP 26101385 A JP26101385 A JP 26101385A JP S62122171 A JPS62122171 A JP S62122171A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tpt
- insulating film
- thin film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、水素を含む非晶質シリコン膜を半導体薄膜と
した薄膜トランジスタ（Ｔｈ１ｎ ＦｉｌｍＴｒａｎｓ
ｉｓｔｏｒ ＋以下ＴＰＴと略す）に保り、特にアクテ
ィブマトリクス型フラットノ（ネルディスプレイのスイ
ッチング素子に好適なＴＰＴに関する。加〔発明の背景
〕 従来の非晶質シリコン薄膜（以下α−８ｉ膜と略す）を
用いたＴＦＴ （以下α−８ｉ ＴＦＴと略す）を第２
図（α） 、 （ｂ）に示す。第２図（α）の例では、
絶縁体を表面に有する基板（例えばガラスや５ｉＯｔ等
の絶縁膜で被覆したＳｉなど）１上にゲート金属４、ゲ
ート絶縁膜６があり、その上にα−８ｉ膜５が形成され
ている。α−８ｉ膜５の両端にはソース′ｆｌＬ極２や
ドレイン電極６が配され、これら電極とα−３ｉ膜の間
に、オーミック接触とするためにリンＰをドープしたａ
−８ｉ膜を挿入することも多い６α−８ｉ膜表面のリー
ク電流を防いだり、保護つため酸化膜や窒化膜によりＴ
ＰＴ表面な被覆する場合もある。（ｂ）はゲート電極４
とソース電極２、ドレイン電極３を（α）とは逆配置に
した場合の例である。ソース、ドレイン配線１２．１３
は金属膜や半導体薄膜からなるソース・ドレインの各電
極２，６を介して行なわれる。（たとえば特開昭５９−
１１５５６１号など） 上記の如く、従来のＴＰＴは簡単な構造で、しかも基板
１として安価なガラスを用いることができるので、大面
積のＴＰＴアクティブマトリクス（例えば液晶表示パネ
ル）等に応用されつつある。
した薄膜トランジスタ（Ｔｈ１ｎ ＦｉｌｍＴｒａｎｓ
ｉｓｔｏｒ ＋以下ＴＰＴと略す）に保り、特にアクテ
ィブマトリクス型フラットノ（ネルディスプレイのスイ
ッチング素子に好適なＴＰＴに関する。加〔発明の背景
〕 従来の非晶質シリコン薄膜（以下α−８ｉ膜と略す）を
用いたＴＦＴ （以下α−８ｉ ＴＦＴと略す）を第２
図（α） 、 （ｂ）に示す。第２図（α）の例では、
絶縁体を表面に有する基板（例えばガラスや５ｉＯｔ等
の絶縁膜で被覆したＳｉなど）１上にゲート金属４、ゲ
ート絶縁膜６があり、その上にα−８ｉ膜５が形成され
ている。α−８ｉ膜５の両端にはソース′ｆｌＬ極２や
ドレイン電極６が配され、これら電極とα−３ｉ膜の間
に、オーミック接触とするためにリンＰをドープしたａ
−８ｉ膜を挿入することも多い６α−８ｉ膜表面のリー
ク電流を防いだり、保護つため酸化膜や窒化膜によりＴ
ＰＴ表面な被覆する場合もある。（ｂ）はゲート電極４
とソース電極２、ドレイン電極３を（α）とは逆配置に
した場合の例である。ソース、ドレイン配線１２．１３
は金属膜や半導体薄膜からなるソース・ドレインの各電
極２，６を介して行なわれる。（たとえば特開昭５９−
１１５５６１号など） 上記の如く、従来のＴＰＴは簡単な構造で、しかも基板
１として安価なガラスを用いることができるので、大面
積のＴＰＴアクティブマトリクス（例えば液晶表示パネ
ル）等に応用されつつある。
しかし、α−８ｉのキャリア移動度は一般的に小さいの
で、高速動作のためにはチャネル長を極めて短くする必
要がある。従って、第２図に示したようなＴＦｒでは微
細加工技術が必要とされ、大面積化が困難となる。また
、ＴＰＴのチャネル長りとチャネル幅Ｗの比τを大きく
してオン電流を高くできるが、素子面積が大きくなった
り、電極間容量が増え得策ではない。
で、高速動作のためにはチャネル長を極めて短くする必
要がある。従って、第２図に示したようなＴＦｒでは微
細加工技術が必要とされ、大面積化が困難となる。また
、ＴＰＴのチャネル長りとチャネル幅Ｗの比τを大きく
してオン電流を高くできるが、素子面積が大きくなった
り、電極間容量が増え得策ではない。
本発明の目的は、大面積のＴＰＴアクティブマトリクス
形成を容易にするα−８１ｍを半導体薄膜とした薄膜ト
ランジスタを提供することにある。
形成を容易にするα−８１ｍを半導体薄膜とした薄膜ト
ランジスタを提供することにある。
〔発明の概要〕
α−８１膜はギヤツブ内局性準位密度が高いために、こ
れを用いたＴＰＴの移動度は小さい。前記ギヤツブ内局
在準位の影響を小さくして移動度を大きくするためには
、チャネルを形成するａ−８ｉ膜の表面でのキャリアの
損失を防ぎ、ＴＰＴをエンハンスメント動作をさせた場
合に多数のキャリア（この場合には電子）が誘起される
ゲート絶縁膜近傍にキャリアを果めることが有効でない
かと考えた。
れを用いたＴＰＴの移動度は小さい。前記ギヤツブ内局
在準位の影響を小さくして移動度を大きくするためには
、チャネルを形成するａ−８ｉ膜の表面でのキャリアの
損失を防ぎ、ＴＰＴをエンハンスメント動作をさせた場
合に多数のキャリア（この場合には電子）が誘起される
ゲート絶縁膜近傍にキャリアを果めることが有効でない
かと考えた。
本発明は、以上の着想に従って検討した結果、チャネル
を形成するα−８１Ｍの導電率の活性化エネルギをゲー
ト絶縁膜に近くなるほど小さくすることによりＴＰＴの
移動度が大きくなることを見〜・出してなされたもので
ある。
を形成するα−８１Ｍの導電率の活性化エネルギをゲー
ト絶縁膜に近くなるほど小さくすることによりＴＰＴの
移動度が大きくなることを見〜・出してなされたもので
ある。
第１図には本発明によるＴＰＴの断面図を、第３図には
本発明の特徴であるα−８ｉ膜の活性化エネルギと水素
含有量のα−３ｉ膜内でのプロファイルを示す。まず、
第１図により、本発明を適用したＴＰＴの構造と作製法
について説明する。
本発明の特徴であるα−８ｉ膜の活性化エネルギと水素
含有量のα−３ｉ膜内でのプロファイルを示す。まず、
第１図により、本発明を適用したＴＰＴの構造と作製法
について説明する。
ガラス板の如き絶縁性基板１上にスノくツタリング法等
によりクロムＣｒＨ等の蛍属膜を約１００−の淳みで堆
積し、通常のホトエツチングによりパターン化してゲー
ト電極４とした後に、約５００ｒＬｒＩＬのシリコン窒
化膜なグロー放電法によりゲート絶縁膜６として形成す
る。次いで、グロー放電装置内にシランＳｉＨ，を４０
ＳＣＣＭ 、水素Ｈ２１６０ＳＣＣＭ導入し、高周波電
力を５０Ｖ２反応ガス圧を１０６．４Ｐ（Ｚにして、約
４００ｒＬＷＬのα−８ｉ膜を形成する。この場合、膜
形成開始時の温度を２５０Ｃとし、次第に温度を低下さ
せて膜形成温度が２１０Ｃとなるようにする。電極との
オーミック接触を得るために、約３０ｒＬｒｎのル形の
α−８ｉ膜２２を形成した後に、ホトエツチング等によ
り、α−８ｉ膜を島状にパターン化する。次いでＣｒや
アルミニウムＡ／を堆積してホトエツチングによりパタ
ーン化を行い、ソース・ドレインの各電極を形成した後
に、ドライエツチング等によりチャネルとなるα−８ｉ
膜５領域の低抵抗なれ形のα−８ｉ膜を除去する。本発
明の特徴は、チャネルとなるα−８ｉ膜の活性化エネル
ギを厚み方向で変化させ、ゲート絶縁膜側の活性化エネ
ルギを小さくしている点であるが、この様子を第３図に
示す。この実施例では、α−８ｉ膜を形成する基板温度
を時間とともに変化させ、α−８ｉ膜中の水素含有量を
変化させることにより、α−８ｉ膜の活性化エネルギを
ゲート絶縁側での０．６ｅＶから、表面でのｏ、ａｅｖ
まで増大させている。このＴＰＴの特性を第４図に示す
。ドレイン・ソース間電圧を１０Ｖとしている。囚は本
発明によるＴＰＴに対する結果である。
によりクロムＣｒＨ等の蛍属膜を約１００−の淳みで堆
積し、通常のホトエツチングによりパターン化してゲー
ト電極４とした後に、約５００ｒＬｒＩＬのシリコン窒
化膜なグロー放電法によりゲート絶縁膜６として形成す
る。次いで、グロー放電装置内にシランＳｉＨ，を４０
ＳＣＣＭ 、水素Ｈ２１６０ＳＣＣＭ導入し、高周波電
力を５０Ｖ２反応ガス圧を１０６．４Ｐ（Ｚにして、約
４００ｒＬＷＬのα−８ｉ膜を形成する。この場合、膜
形成開始時の温度を２５０Ｃとし、次第に温度を低下さ
せて膜形成温度が２１０Ｃとなるようにする。電極との
オーミック接触を得るために、約３０ｒＬｒｎのル形の
α−８ｉ膜２２を形成した後に、ホトエツチング等によ
り、α−８ｉ膜を島状にパターン化する。次いでＣｒや
アルミニウムＡ／を堆積してホトエツチングによりパタ
ーン化を行い、ソース・ドレインの各電極を形成した後
に、ドライエツチング等によりチャネルとなるα−８ｉ
膜５領域の低抵抗なれ形のα−８ｉ膜を除去する。本発
明の特徴は、チャネルとなるα−８ｉ膜の活性化エネル
ギを厚み方向で変化させ、ゲート絶縁膜側の活性化エネ
ルギを小さくしている点であるが、この様子を第３図に
示す。この実施例では、α−８ｉ膜を形成する基板温度
を時間とともに変化させ、α−８ｉ膜中の水素含有量を
変化させることにより、α−８ｉ膜の活性化エネルギを
ゲート絶縁側での０．６ｅＶから、表面でのｏ、ａｅｖ
まで増大させている。このＴＰＴの特性を第４図に示す
。ドレイン・ソース間電圧を１０Ｖとしている。囚は本
発明によるＴＰＴに対する結果である。
基板温度を２５０Ｃとして作製した、第２図（α）に示
すＴＰＴに対する結果を（Ｂ）で示す。ゲート電圧がＯ
ｖ以下でのオフ電流は、（５）と田）のいずれも同しヘ
ルテアリ、チャネル部のパッシベーションを行うことに
より、更に１桁近く下げることのできることを確認でき
た。ゲート電圧に対するドレイン電流の立ち上がりを見
ると、（５）の方が急峻であり、オン電流（たとえばゲ
ート電圧を１０Ｖとした時のドレイン電流）もＣＢ）よ
り大きなものとなっている。Ｓ）の場合の移動度は０．
３〜０．５ｃｌ！／ＶＳ となることが多い。しかし
、α−８ｉ膜の膜質を強く反映するため、大面積基板上
に多数形成するとＴＰＴ％性のバラつきが大さくなった
りして再現性にも問題があった。実際、０．１ ’７ｖ
ｓ以下の移動度を示すＴＰＴ素子の得られることも多か
った。それに対し、本発明を適用した囚の場合には、移
動度は０．６〜ｔ０５／ｖＳと大きくなり、基板内にお
けるＴＰＴ素子の特性バラつきも小さく、再現性が改善
された。これらの結果は、キャリアをゲート絶縁膜近傍
に集めることによりα−８ｉ膜の欠陥（ギヤツブ内準位
など）を補償でさたためと考えているが、詳細は不明で
ある。
すＴＰＴに対する結果を（Ｂ）で示す。ゲート電圧がＯ
ｖ以下でのオフ電流は、（５）と田）のいずれも同しヘ
ルテアリ、チャネル部のパッシベーションを行うことに
より、更に１桁近く下げることのできることを確認でき
た。ゲート電圧に対するドレイン電流の立ち上がりを見
ると、（５）の方が急峻であり、オン電流（たとえばゲ
ート電圧を１０Ｖとした時のドレイン電流）もＣＢ）よ
り大きなものとなっている。Ｓ）の場合の移動度は０．
３〜０．５ｃｌ！／ＶＳ となることが多い。しかし
、α−８ｉ膜の膜質を強く反映するため、大面積基板上
に多数形成するとＴＰＴ％性のバラつきが大さくなった
りして再現性にも問題があった。実際、０．１ ’７ｖ
ｓ以下の移動度を示すＴＰＴ素子の得られることも多か
った。それに対し、本発明を適用した囚の場合には、移
動度は０．６〜ｔ０５／ｖＳと大きくなり、基板内にお
けるＴＰＴ素子の特性バラつきも小さく、再現性が改善
された。これらの結果は、キャリアをゲート絶縁膜近傍
に集めることによりα−８ｉ膜の欠陥（ギヤツブ内準位
など）を補償でさたためと考えているが、詳細は不明で
ある。
上記ＴＰＴを液晶表示パネルに適用する場合について述
べる。α−８ｉ膜を用〜・たＴＦＴではオン電流を大き
くとるために、チャネル長に対しチャネル幅を大きくす
る必要がある。オン電流は、移動度にほぼ比例するから
、本発明によるＴＰＴを用いることにより、第２図に示
す従来のＴＰＴと比較し、チャネル幅をＴ以下にできる
。また。
べる。α−８ｉ膜を用〜・たＴＦＴではオン電流を大き
くとるために、チャネル長に対しチャネル幅を大きくす
る必要がある。オン電流は、移動度にほぼ比例するから
、本発明によるＴＰＴを用いることにより、第２図に示
す従来のＴＰＴと比較し、チャネル幅をＴ以下にできる
。また。
高速動作のためには、チャネル長を極めて短くする必要
があるが、同じ速さの動作を行わせる場合でも従来のα
−８ｉ膜を用いたＴＰＴに比べ、本発明によるＴＰＴで
は２倍以上のチャネル長がとれる。これらの状況は、い
ずれも液晶表示パネル等の大面積のＴＰＴアクティブマ
トリクスに応用する際に効果的である。
があるが、同じ速さの動作を行わせる場合でも従来のα
−８ｉ膜を用いたＴＰＴに比べ、本発明によるＴＰＴで
は２倍以上のチャネル長がとれる。これらの状況は、い
ずれも液晶表示パネル等の大面積のＴＰＴアクティブマ
トリクスに応用する際に効果的である。
以上の効果は、ＴＰＴのエンハンスメント動作で誘起さ
れたキャリアをゲート絶縁膜近傍のα−８ｉ膜内に集め
て、移動度を従来のα−８ｉ膜を用いたＴＦｒの２倍以
上にできたことによって生じたものと考えられる。本実
施例では、基板温度を変えることによって、水素含有量
にプロファイルをつけて活性化エネルギを膜厚方向で変
化させて〜・るが、反応ガス圧、高周波電力１反応ガス
組成等の生成パラメータを変えて形成してもさしつかえ
ない。
れたキャリアをゲート絶縁膜近傍のα−８ｉ膜内に集め
て、移動度を従来のα−８ｉ膜を用いたＴＦｒの２倍以
上にできたことによって生じたものと考えられる。本実
施例では、基板温度を変えることによって、水素含有量
にプロファイルをつけて活性化エネルギを膜厚方向で変
化させて〜・るが、反応ガス圧、高周波電力１反応ガス
組成等の生成パラメータを変えて形成してもさしつかえ
ない。
また、本実施例ではシリコン望化膜をゲート絶縁膜とし
ているが、シリコン酸化膜やタンタル酸化膜等の他の絶
縁膜を用いてもさしつかえない。
ているが、シリコン酸化膜やタンタル酸化膜等の他の絶
縁膜を用いてもさしつかえない。
本発明によれば、従来のα−８ｉ膜を用いたＴＰＴに比
べ、２倍以上の移動度を有するα−８ｉ膜を用いたＴＰ
Ｔを提供でき、従来のα−８ｉ膜を用いたＴＰＴと比較
し、チャネル幅をＴ以下、チャネル長を２倍以上に出来
るので、α−８ｉ膜を用いたＴＰＴによるアクティブマ
トリクスの大面積化が容易となる効果がある。
べ、２倍以上の移動度を有するα−８ｉ膜を用いたＴＰ
Ｔを提供でき、従来のα−８ｉ膜を用いたＴＰＴと比較
し、チャネル幅をＴ以下、チャネル長を２倍以上に出来
るので、α−８ｉ膜を用いたＴＰＴによるアクティブマ
トリクスの大面積化が容易となる効果がある。
第１図は本発明を適用したＴＰＴの断面図、第２図はα
−８ｉ膜を用いたＴＰＴの断面図、第３図は本発明の特
徴を示すグラフ、第４図はα−８ｉ膜を用いたＴＰＴの
特性を示すグラフである。 １・・・基板、 ２・・・ソース電極、３・
・・ドレイン電極、 ４・・・ゲート電極、５・・・
半導体薄膜、 ６・・・ゲート絶縁膜、１２・・・
ソース配線、 １３・・・ドレイン配線。 シー ２Ｊ゛
−８ｉ膜を用いたＴＰＴの断面図、第３図は本発明の特
徴を示すグラフ、第４図はα−８ｉ膜を用いたＴＰＴの
特性を示すグラフである。 １・・・基板、 ２・・・ソース電極、３・
・・ドレイン電極、 ４・・・ゲート電極、５・・・
半導体薄膜、 ６・・・ゲート絶縁膜、１２・・・
ソース配線、 １３・・・ドレイン配線。 シー ２Ｊ゛
Claims (1)
- １、少なくとも表面が絶縁膜よりなる基板と該基板上に
設けられたゲート電極なる電極膜領域と、該領域上に設
けられたゲート絶縁膜なる絶縁膜領域と、該領域上に設
けられたＳｉを主成分とする非晶質半導体薄膜領域と、
該領域上に設けられたソース電極とドレイン電極からな
る薄膜トランジスタにおいて、前記非晶質半導体膜の導
電率の活性化エネルギを前記ゲート絶縁膜に近づくに従
って小さくしたことを特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60261013A JPS62122171A (ja) | 1985-11-22 | 1985-11-22 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60261013A JPS62122171A (ja) | 1985-11-22 | 1985-11-22 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62122171A true JPS62122171A (ja) | 1987-06-03 |
Family
ID=17355841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60261013A Pending JPS62122171A (ja) | 1985-11-22 | 1985-11-22 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62122171A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4881593A (en) * | 1987-12-22 | 1989-11-21 | Kenji Okayasu | Heat conducting device |
| US4930570A (en) * | 1987-12-22 | 1990-06-05 | Kenji Okayasu | Electronic equipment cooling device |
| US4986348A (en) * | 1987-12-22 | 1991-01-22 | Kenji Okayasu | Heat conducting device |
| US5034340A (en) * | 1988-02-26 | 1991-07-23 | Seikosha Co., Ltd. | Amorphous silicon thin film transistor array substrate and method for producing the same |
| JP2007064149A (ja) * | 2005-09-01 | 2007-03-15 | Denso Corp | 液体ポンプ及びランキンサイクル装置 |
-
1985
- 1985-11-22 JP JP60261013A patent/JPS62122171A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4881593A (en) * | 1987-12-22 | 1989-11-21 | Kenji Okayasu | Heat conducting device |
| US4930570A (en) * | 1987-12-22 | 1990-06-05 | Kenji Okayasu | Electronic equipment cooling device |
| US4986348A (en) * | 1987-12-22 | 1991-01-22 | Kenji Okayasu | Heat conducting device |
| US5034340A (en) * | 1988-02-26 | 1991-07-23 | Seikosha Co., Ltd. | Amorphous silicon thin film transistor array substrate and method for producing the same |
| JP2007064149A (ja) * | 2005-09-01 | 2007-03-15 | Denso Corp | 液体ポンプ及びランキンサイクル装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4609930A (en) | Thin film transistor | |
| KR940004420B1 (ko) | 박막트랜지스터 | |
| US5338959A (en) | Thin film transistor with three dimensional multichannel structure | |
| KR910007161A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| KR970011969A (ko) | 박막트랜지스터-액정표시장치 및 제조방법 | |
| GB2171842A (en) | Thin film transistor | |
| JPS59141271A (ja) | 薄膜トランジスタ | |
| CN100416779C (zh) | 薄膜晶体管及其制造方法 | |
| JPS62122171A (ja) | 薄膜トランジスタ | |
| JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR19990006206A (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JP2592044B2 (ja) | 垂直形薄膜トランジスターの製造方法 | |
| JPS6146068B2 (ja) | ||
| JPS62141776A (ja) | 薄膜トランジスタ | |
| JPH0451069B2 (ja) | ||
| JPS60177676A (ja) | 薄膜トランジスタ素子およびその製造方法 | |
| JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
| JPH03185840A (ja) | 薄膜トランジスタ | |
| JPH0618930A (ja) | アクティブマトリックス形液晶表示装置の製造方法 | |
| JPS59163871A (ja) | ダブルゲ−ト型薄膜トランジスタ | |
| JPS6185868A (ja) | 薄膜トランジスタ | |
| KR100580384B1 (ko) | 게이트절연막을가지고있는박막트랜지스터 | |
| JPH0653506A (ja) | 薄膜トランジスタ | |
| KR960019779A (ko) | 액정표시장치용 박막트랜지스터 및 그 제조방법 | |
| JPH05183165A (ja) | 薄膜トランジスタ |