JPS62141776A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［抛明の利用分野〕 本発明は、水素を含む非晶質シリコン膜を半導体薄膜と
した薄膜トランジスタ（以下、ｒＴＦＴＪという）に係
り、特にアクティブマトリクス形フラットパネルディス
プレイのスイッチング素子に好適なＴＰＴに関する。

〔発明の背景〕

従来の非晶質シリコン薄膜（以下、ｒａ−３ｉ膜」とい
う）を用いたＴＰＴ　（以下、ｒａ−８ｉＴＦＴＪとい
う）を第４図および第５図に示す。

その第４図に示すａ−５ｉＴＦＴでは、絶縁体を表面に
有する基板（例えば、ガラスや５ｉｏｚ等の絶縁膜で被
覆したＳｉなど）１上にゲート電極４、ゲート絶縁膜６
があり、その上にａ−８ｉ膜５が形成されている。前記
ａ−３ｉ膜５の両端には、ソース電極２やドレイン電極
３が配置され、これらソース電極２やドレイン電極３と
ａ−３ｉ膜５の間に、オーミック接触とするためにリン
Ｐをドーピングしたａ−８ｉ膜を挿入することも多い。

また、ａ−Ｓｉ膜表面のリーク電流を防いだり、保護の
ため酸素膜や窒化膜によりＴＰＴ表面を被覆する場合も
ある。

次に、第５図に示すａ−５ｉＴＦＴは、ゲート電極４と
ソース電極２、ドレイン電極３を第４図に示すものとは
逆配置にした場合の例である。この第５図に示すａ−８
ｉＴＦＴでは、例えば特開昭５９−１１５５６１号公報
等に開示されているように、ソース配線１２およびドレ
イン配線１３はそれぞれ金属膜や半導体膜からなるソー
ス電極２およびドレイン電極３を介して行われる。

前述のごとく、従来のａ−８ｉＴＦＴは簡単な構造で、
しかも基板１として安価なガラスを用いることができる
ので、大面積のＴＰＴアクティブマトリクス（例えば液
晶表示パネル）等に適用されつつある。

しかし、ａ−５ｉのキャリア移動度は一般的に小さいの
で、高速動作を行わせるためにはチャネル長を極めて短
くする必要がある。したがって、第４図および第５図に
示したようなａ−３ｉＴＦＴでは微細加工技術が必要と
され、大面積化が困難となる。また、ＴＰＴチャネル長
しとチャネル幅Ｗの比Ｗ／Ｌを大きくしてオン電流を高
くできるが、素子面積が大きくなったり、電極間容量が
増えるので、必ずしも得策でない。

〔発明の目的〕

本発明の目的は、大面積のＴＰＴアクティブマトリクス
形成を容易にするａ−５ｉ膜を半導体薄膜としたＴＰＴ
を提供することにある。

〔発明の概要〕

ａ−３ｉ膜は、ギヤツブ内局在準位密度が高いため、こ
れを用いたＴＰＴの移動度は小さい。前記ギヤツブ内局
在準位の影響を小さくして移動度を大きくするためには
、チャネルを形成するａ−８ｉ膜の表面でのキャリアの
損失を防ぎ、ＴＰＴをエンハンスメント動作させた場合
に多くのキャリア（この場合は電子）が誘起されるゲー
ト絶縁膜近傍のａ−８ｉ膜内にキャリアを集めるのが有
効と考えられる。

本発明は、かかる知見のもとに検討した結果、チャネル
を形成するａ−５ｉ膜を電気的性質の異なるａ−Ｓｉ膜
の２層構造とし、ゲート絶縁膜側めａ−３ｉ膜の活性化
エネルギーを反対側のａ　−Ｓ　ｉＭの活性化エネルギ
ーより小さくすることによって移動度を増加させること
ができ、これにより前記目的を達成することができる。

〔発明の実施例〕

以下、本発明の実施例を図面により説明する。

第１図は本発明ＴＰＴの一実施例を示す断面図である。

この第１図に示すＴＰＴは、基板１にゲート電極４と、
絶縁膜としてのゲート絶縁膜６と、非晶質半導体薄膜５
０と、ソース電極２と、ドレイン電極３とが配置されて
いる。

前記基板１は、ガラス板等の絶縁板で形成され、または
表面が絶縁物により被覆されている。

前記ゲート電極４は、クロムＣｒ膜等で形成されている
。

前記ゲート絶縁膜６は、シリコン窒化膜で形成されてい
る。

前記非晶質半導体薄膜であるａ−８ｉ膜５０は、シリコ
ンＳｉを主成分とするゲート絶縁膜６に接する側に配置
された非晶質半導体薄膜としてのａ−８ｉ膜５１と、同
じ＜Ｓｉを主成分とするゲート絶縁膜６の反対側に配置
された非晶質半導体薄膜としてのａ−３ｉ膜５２とを有
する２層構造とされている。前記ゲート絶縁膜６に接す
る側のａ−８ｉ膜５１は、シランＳｉＨ４と水素Ｈ２と
を含んでいて、Ｈ２含有量をゲート絶縁膜６の反対側の
ａ−３ｉ膜５２より少なくして活性化エネルギーを０．
６ｅＶに形成され、かつ好ましくは厚さが３０〜３００
ｎｍに形成されている。前記ゲート絶縁膜６の反対側の
ａ−８ｉ膜５２は、ＳｉＨ４とＨ２と窒素Ｎとを含んで
おり、Ｈ２含有量を前記ゲート絶縁膜６に接する側のａ
−８ｉ膜５１より多くして活性化エネルギーを０．８ｅ
Ｖに形成されている。さらに、前記ａ−８ｉ膜５０には
電極とのオーミック接触を図るためのｎ形のａ−３ｉ膜
５３が形成されている。

前記ソース電極２とドレイン電極３とは、Ｃｒやアルミ
ニウムＡＱを堆積させて形成されている。

次に、前記第１図に示すＴＰＴの作製法の一例を説明す
る。

ガラス板のごとき絶縁性基板１上にスパッタリング法等
によりＣｒ膜等の金属膜を約１１００ｎの厚みで堆積さ
せ、通常のホトエツチングによりパターン化してゲート
電極４とした後に、約３００ｎｍのシリコン窒化膜をグ
ロー放電法によりゲート絶縁膜６として形成する。

ついで、グロー放電装置内にＳｉＨ４を４０ｓｅｃＭ＋
Ｈ２を１６０ｓｅｃＭ導入し、基板温度を２５０℃、高
周波電力を５０Ｗ２反応ガス圧を１０６．４Ｐａにして
、約２００ｎｍのａ−８ｉ膜５１を形成し、また基板温
度を２１０℃に下げて約２００ｎｍのａ−８ｉ膜５２を
形成して２層構造のａ−５ｉ膜５０とする。さらに、電
極とのオーミック接触を得るために約３０ｎｍのｎ形の
ａ−５ｉ膜５３を形成した後に、ホトエツチング等によ
り島状にパターン化する。

ついで、ＣｒやＡＱを堆積させ、ホトエツチングによっ
てパターン化してソース電極２とドレイン電極３を形成
した後に、ドライエツチング等によりチャネルとなるａ
−８ｉ膜５０領域の低抵抗であるｎ形のａ−８ｉ膜を除
去する。

本発明の特徴は、チャネルとなるａ−５ｉ膜５０を２層
構造とし、ゲート絶縁膜６に接する側のａ−ＳＬ膜５１
の活性化エネルギーを小さくしていることであるが、こ
の様子を第２図に示す。

この実施例では、それぞれのａ−８ｉ膜を形成する基板
温度を変えて、各層のＨ２含有量を変化させることによ
り、ゲート絶縁膜６に接する側のａ−８Ｌ膜５１の活性
化エネルギーを０．６ｅＶ、反対側のａ−８ｉ膜５２の
活性化エネルギーを０．８ｅＶとしている。

このＴＥＴの特性を第３図に示す。この例では、ドレイ
ン、ソース間電圧をＩＯＶとしている。

この第３図中の（Ａ）は本発明によるＴＥＴに対する結
果である。（Ａ）に用いたａ−３ｉでは、ゲート絶縁膜
に接する側に配置されたａ−３ｉ膜の方が低抵抗で大き
なオン電流が得られるので、この膜を用いて第４図に示
すごときＴＰＴを作製し、本発明によるＴＰＴと比較し
た。その結果を、第３図中に（Ｂ）で示す。ゲート電圧
がＯｖ以下でのオフ電流は、（Ａ）と（Ｂ）いずれも同
レベルであり、チャネル部のパッシベーションを行うこ
とにより、さらに１桁近く下げることができることを確
認している。

しかし、ゲート電圧に対するドレイン電流の立上がりを
見ると、（Ａ）の方が急峻であり、オン電流（例えばゲ
ート電圧をＩＯＶにした場合をとる）も（Ｂ）より大き
なものとなっている。（Ｂ）の場合の移動度は０．３〜
０．５ａｄ／ｖ−ｓを示すことが多いが、ａ−８ｉ膜の
膜質を強く反映するため、大面積基板上に形成したＴＰ
Ｔの特性のばらつきが大きくなったり、再現性にも問題
がある。実際、０　、１　ｒｉ　／　ｖ−ｓ以下の移動
度のＴＰＴが得られることも多い。それに対し、本発明
を適用した（Ａ）の場合には、移動度は０．６〜１．０
ａＩＴ／ｖ−９となり、基板内ばらつきが小さく、再現
性も改善された。これらの結果は、キャリアをゲート絶
縁膜近傍に集めることにより、ａ−８ｉ膜の欠陥（ギヤ
ツブ内準位など）を補償できたためと考えられるが、詳
細は今後の研究をまたねばならない。

前記ＴＰＴを液晶表示パネルに適用する場合について述
べる。

ａ−３ｉ膜を用いたＴＰＴではオン電流を大きくするた
めに、チャネル長に対しチャネル幅を大きくとる必要が
ある。オン電流は、移動度にほぼ比例するから１本発明
によるＴＥＴを用いることにより、第４図に示す従来の
ＴＰＴと比較し、チャネル幅を１／２以下にできる。ま
た、高速動作のためには、チャネル長を短くする必要が
あるが。

同じ速さの動作を行わせる場合でも、従来のａ−３ｉ膜
を用いたＴＰＴに比べ、本発明によるＴＰＴでは２倍以
上のチャネル長がとれる。これらの状況はいずれも、液
晶表示パネル等の大面積のＴＰＴアクティブマトリクス
に適用する際に効果的である。

以上の効果は、ＴＰＴのエンハンスメント動作で誘起さ
れたキャリアをゲート絶縁膜近傍のａ−８Ｌ膜内に集め
て、移動度を従来のａ−３ｉ膜を用いたＴＰＴの２倍以
上にできたことによるものと考えられる。

この実施例では、基板温度を変えることによってａ−８
Ｌ膜のＨ２含有量を変え、２層構造のａ　−８ｉ膜膜５
１，５２を形成しているが、反応ガス圧。

高周波電力２反応ガス組成等のパラメータを変えて形成
してもさしつかえない。また、ゲート絶縁膜６の反対側
のａ−５ｉ膜５２にＮを添加して移動度ギャップを広げ
、ゲート絶縁膜６の反対側のａ−Ｓｉ膜５２の活性化エ
ネルギーを、ゲート絶縁膜６に接する側のａ−８ｉ膜５
１の活性化エネルギーより大きくしても効果がある。

本発明の効果をより一層有効にするためには、活性化エ
ネルギーが小さくかつ抵抗率も小さいゲート絶縁膜６に
接する側のａ−８ｉ膜５１の厚みを、ａ−３ｉ膜に形成
される空乏層幅より小さくするとともに、ゲート絶縁膜
６との界面の影響が小さくなる程度の膜厚が必要である
。すなわち、ゲート絶縁膜６に接する側のａ−３Ｌ膜５
１の厚みを３０〜３００ｎｍとするのが有効的である。

また、前記実施例ではシリコン窒化膜をゲート絶縁膜と
しているが、シリコン酸化膜やタンタル酸化膜等の他の
絶縁膜を用いてもさしつがえない。

〔発明の効果〕

以上説明した本発明によれば、ａ−５ｉ膜を２層構造と
し、絶縁膜に接する側のａ−Ｓｉ膜の導電率の活性化エ
ネルギーを他方のａ−５ｉ膜の活性化エネルギーより小
さくしているので、従来のａ−３ｉＴＰＴと比較してチ
ャネル幅を１／２以下、チャネル長を２倍以上にできる
ので、ａ−３ｉＴＰＴによるアクティブマトリクスの大
面積化が容易となる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す断面図５第２図は本発
明の特徴を示すグラフ、第３図は本発明と従来のａ−５
ｉＴＦＴとの特性を示すフグラフ、第４図および第５図
はそれぞれ従来のａ−８ｉＴＰＴを示す断面図である。 １・・・基板、２・・・ソース電極、３・・・ドレイン
電極、４・・・ゲート電極、５０・・・ａ−３ｉ膜全体
、５１・・・ゲート絶縁膜に接する側のａ−Ｓｉ膜、５
２・・・ゲート絶縁膜と反対側のａ−Ｓｉ膜、６・・・
絶縁膜としてのゲート絶縁膜。 代理人弁理士　秋　　本　　正　　尖 塔　１　図 高２図 ｏ　　　　ｔｏｏ　　　ｚｏｏ　　　３００　　４００
ゲート爬Ｉ東瞑かものｆ巨離〔」０ 塔　３　図 ゲート電圧、〔ｖｌ 高４図

Claims (1)

1. 【特許請求の範囲】 １、少なくとも表面を絶縁した基板に、ゲート電極と、
   絶縁膜と、シリコンを主成分とする非晶質半導体薄膜と
   、ソース電極と、ドレイン電極とを配置してなる薄膜ト
   ランジスタにおいて、前記非晶質半導体薄膜を２層構造
   とし、前記絶縁膜に接する側の非晶質半導体薄膜の導電
   率の活性化エネルギーを、他方の非晶質半導体薄膜の活
   性化エネルギーより小さくしたことを特徴とする薄膜ト
   ランジスタ。 ２、特許請求の範囲第１項において、前記絶縁膜に接す
   る側の非晶質半導体薄膜の厚さを３０〜３００ｎｍとし
   たことを特徴とする薄膜トランジスタ。 ３、特許請求の範囲第１項において、前記２層構造の非
   晶質半導体薄膜のうちの、前記絶縁膜に接する側の非晶
   質半導体薄膜の水素含有量を、反対側の非晶質半導体薄
   膜より少なくすることにより、導電率の活性化エネルギ
   ーを小さくしたことを特徴ととする薄膜トランジスタ。 ４、特許請求の範囲第１項において、前記２層構造の非
   晶質半導体薄膜のうちの、前記絶縁膜と反対側の非晶質
   半導体薄膜は水素と窒素を含んでいることを特徴とする
   薄膜トランジスタ。