JPS62122425A - transmitting device - Google Patents

transmitting device

Info

Publication number
JPS62122425A
JPS62122425A JP26312585A JP26312585A JPS62122425A JP S62122425 A JPS62122425 A JP S62122425A JP 26312585 A JP26312585 A JP 26312585A JP 26312585 A JP26312585 A JP 26312585A JP S62122425 A JPS62122425 A JP S62122425A
Authority
JP
Japan
Prior art keywords
circuit
transmission
transmitting
signal
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26312585A
Other languages
Japanese (ja)
Other versions
JPH0439922B2 (en
Inventor
Keiichi Ikoma
生駒 恵一
Shuji Katayama
片山 修二
Shizuo Nakai
中井 静雄
Kenji Miwa
健次 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP26312585A priority Critical patent/JPS62122425A/en
Publication of JPS62122425A publication Critical patent/JPS62122425A/en
Publication of JPH0439922B2 publication Critical patent/JPH0439922B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Transmitters (AREA)
  • Dc Digital Transmission (AREA)

Abstract

PURPOSE:To reduce the power consumption by providing a switching means being closed between a transmission circuit and a power supply circuit just before the start of the transmission of the transmission circuit until juts its end so as to supply power to the transmission circuit. CONSTITUTION:A switching circuit 4 consists of the 1st, 2nd transistors (TRs) Q1, Q2 constituting a current amplifier circuit and a resistor R1 connected to the base and emitter of the 1st TR Q1. A processing circuit 8 gives a control signal to a line l2. The processing circuit 8 gives a high level signal at a time t1 to a base of the 2nd TR Q2 via the line l2, a comparatively large bias current flows to a collector of the 3rd TR Q3 via the 1st TR Q1 and a transmission circuit 2 is brought into the transmission enable state. When a period W2 elapses from the end time t3 of the transmission of a transmission signal from the processing circuit 8, the processing circuit 8 gives a low level signal to the line l2, the TRs Q1, Q2 are cut off and the supply of the bias current to the transmission circuit 2 is stopped. Thus, the waste of the power consumption is saved.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たと乏ば同軸ケーブルなどの伝送経路に信号
を伝送するために有利に用いられる送信装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a transmitting device that is advantageously used for transmitting signals over a transmission path such as a coaxial cable.

背景技術 従来から同軸ケーブルなどの伝送経路にたとえばパルス
信号を伝送するために、抵抗とトランジスタとを含む駆
動回路を電源ライン間に接続している。ところがパルス
信号の伝送速度が高まるにつれて駆動回路の消費電力が
増加し、待にトランジスタの導通時における電力の損失
が増大する。
BACKGROUND ART Conventionally, in order to transmit pulse signals, for example, to a transmission path such as a coaxial cable, a drive circuit including a resistor and a transistor has been connected between power supply lines. However, as the transmission speed of the pulse signal increases, the power consumption of the drive circuit increases, and the power loss when the transistor is turned on increases.

また駆動回路の構成自体も許容損失の大きな部品を使用
しなければならず、高密度の実装化に不利となる。
Furthermore, the structure of the drive circuit itself requires the use of components with large power dissipation, which is disadvantageous for high-density packaging.

発明が解決しようとする問題点 本発明の目的は、上述の技術的課題を解決し、消費電力
の無駄をなくし、高速度で信号を送信することができる
ようにした送信装置を提供することである。
Problems to be Solved by the Invention An object of the present invention is to solve the above-mentioned technical problems, eliminate wasteful power consumption, and provide a transmitting device that can transmit signals at high speed. be.

問題点を解決するための手段 本発明は、信号を導出する送信回路と、電源回路と、 前記送信回路と前記電源回路との間に介在され、送信回
路による送信動イヤの開始直前から送信回路の送信動作
の終了直後まで導通して、電源回路からの電力を送信回
路に供給するスイッチング手段とを含むことを特徴とす
る送信装置である。
Means for Solving the Problems The present invention provides: a transmitting circuit for deriving a signal; a power supply circuit; and a transmitting circuit interposed between the transmitting circuit and the power supply circuit, and starting immediately before the start of a transmitting operation by the transmitting circuit. 1. A transmitting device characterized by comprising: switching means that is conductive until immediately after the transmitting operation of the transmitting device ends, and supplies power from the power supply circuit to the transmitting circuit.

作  用 本発明に従えば、送信回路による送信動作の開始直前に
送信回路を電力付勢するようにしたことによって、信号
の送信初期の部分が欠落することな(確実に送信を行な
うことができる。また送信回路による送信動作の終了直
後に、送イゴ回路を電力消勢するようにした二とによっ
て、消費電力の無駄をな(すことができる。
According to the present invention, by energizing the transmitting circuit immediately before the transmitting circuit starts the transmitting operation, it is possible to prevent the initial part of signal transmission from being lost (transmission can be performed reliably). Also, by de-energizing the transmission circuit immediately after the transmission operation by the transmission circuit is completed, power consumption can be saved.

実施例 tjIJ1図は、本発明の一実施例の電気回路図である
。本発明に従う送信装r!11は、基本的には、信号を
導出する送信回路2と、電源回路3と、送信画w12と
電源回路3との間に介在され、送信回路2による送信動
作の開始直前から送信回路2の送信動作の終了直前まで
導通しで、電源回路3からの電力を送信回路2に供給す
るスイッチング回路4とを含む。
Embodiment tjIJ1 FIG. 1 is an electrical circuit diagram of an embodiment of the present invention. Transmitting device according to the invention r! 11 is basically interposed between the transmitting circuit 2 that derives the signal, the power supply circuit 3, the transmission image w12, and the power supply circuit 3, and starts the transmission operation of the transmitting circuit 2 immediately before the transmitting operation starts by the transmitting circuit 2. It includes a switching circuit 4 that is conductive until just before the end of the transmission operation and supplies power from the power supply circuit 3 to the transmission circuit 2.

電源ラインノ1の途中には、スイッチング回路4が介在
される。スイ・ンチング回y!&4は、電流増幅回路を
構成する第1および第2トランジスタQ1、Q2と、第
1トランジスタQ1のベースー二ミッタ間に接続される
抵抗R1とを含む。fjS2トランクスタQ2のフレフ
タ側は、抵抗R2を介して@1)ランジスタQ1のベー
スに接続され、エミッタ側は接地される。第2トランジ
スタQ2のベースは、ラインJ!2を介してマイクロコ
ンピュータなどによって実現される処理回路8に接続さ
れる。処理回路8は、ラインノ2にfjS2図(1)で
示されるパルス信号(以下、制御信号と呼ぶ)を導出す
る。
A switching circuit 4 is interposed in the middle of the power supply line 1. Sui nching times! &4 includes first and second transistors Q1 and Q2 forming a current amplification circuit, and a resistor R1 connected between the base and the bimitter of the first transistor Q1. The left side of the fjS2 trunk transistor Q2 is connected to the base of the transistor Q1 via a resistor R2, and the emitter side is grounded. The base of the second transistor Q2 is connected to the line J! 2 to a processing circuit 8 realized by a microcomputer or the like. The processing circuit 8 derives a pulse signal (hereinafter referred to as a control signal) shown in the fjS2 diagram (1) on the line 2.

送信回路2は、電源ライン11と接地側との間に介在さ
れる抵抗R3と第3トランジス・りQ3との直列回路と
、電源ライン!1と中心導体9との間に介在される抵抗
R4と第4トランジスタQ4との直列回路とを含む、抵
抗R3と第3トランノスタQ3との接続点7は、第4ト
ランジスタQ4のベースに接続される。第3トランジス
タQ3は第4トランジスタQ4の前段駆動回路として動
作する。抵抗R3は、小さい抵抗値を有しており、これ
によって後述する第3およびtJS4)ランジスタQ3
.Q4の高速動作を達成することができる。
The transmitting circuit 2 includes a series circuit of a resistor R3 and a third transistor Q3 interposed between the power line 11 and the ground side, and the power line! A connection point 7 between the resistor R3 and the third transistor Q3, which includes a series circuit of the resistor R4 and the fourth transistor Q4, is connected to the base of the fourth transistor Q4. Ru. The third transistor Q3 operates as a preceding stage drive circuit of the fourth transistor Q4. The resistor R3 has a small resistance value, which allows the third and tJS4) transistor Q3 to be described later.
.. Q4 high-speed operation can be achieved.

第3トランジスタQ3のベースは、抵抗R5およびライ
ン!3を介して処理回路8に接続される。
The base of the third transistor Q3 is connected to the resistor R5 and the line ! 3 to the processing circuit 8.

処理回路8は、ライン!3に第2図(2)で示されるパ
ルス信号(以下、送信信号という)を導出する。
The processing circuit 8 is a line! 3, a pulse signal (hereinafter referred to as a transmission signal) shown in FIG. 2 (2) is derived.

送信回路2からの送信信号は、保護回路5を介して伝送
経路6に伝送される。保護回路5は、中心導体9の途中
に介在されるダイオードD1と、中心導体9の接続点1
0と接地側との間に介在される1または複数(本実施例
では2個)のダイオードD2の直列回路とを含む。ダイ
オードDi、D2は、伝送経路6からのハイレベルなサ
ージや、不所望なオーバーシュート、アンダーシニート
から送信回路2を保護する役割を果たす。
The transmission signal from the transmission circuit 2 is transmitted to the transmission path 6 via the protection circuit 5. The protection circuit 5 includes a diode D1 interposed in the middle of the center conductor 9 and a connection point 1 of the center conductor 9.
0 and the ground side, and a series circuit of one or more (two in this embodiment) diodes D2. The diodes Di and D2 serve to protect the transmitter circuit 2 from high-level surges from the transmission path 6, undesired overshoots, and undersineats.

処理回路8は、ライン73に時刻t2から時刻t3まで
の期間W3だけ第2図(2)の送信信号を送出する。処
理回路8はまた、ライン!2にm2図(1)の制御信号
を送出する。この制御信号は、時刻t2よりも予め定め
た期間W1だけ以前の時刻t1から、時刻t3よりも予
め定めた期間W2だけ経過した時刻t4までの期間だけ
ハイレベルとなる。
The processing circuit 8 sends the transmission signal shown in FIG. 2(2) to the line 73 for a period W3 from time t2 to time t3. The processing circuit 8 also has a line! 2, sends the control signal shown in m2 diagram (1). This control signal is at a high level only during a period from time t1, which is a predetermined period W1 before time t2, to time t4, which is a predetermined period W2 after time t3.

期間Wl、W2は、たとえば10μSeeであり、これ
によって送信回路2は、送信信号を送出している時刻t
2〜t3の期間W3だけ、その送信信号を安定な動作で
確実に中心導体9に送信することができる。
The periods Wl and W2 are, for example, 10 μSee, so that the transmitting circuit 2 can maintain the time t at which the transmitting signal is being sent.
The transmission signal can be reliably transmitted to the center conductor 9 with stable operation only during the period W3 from 2 to t3.

以下、tlS3図をも参照して、送信装置1の動作状態
を説明する。まず電源3がオン状態とされるとステップ
n1からステップn2に移る。次にステップn3に移り
、処理回路8でラインノ3をハイレベル、ライン!2を
ローレベルとする初期化が行なわれる0次にステップn
4  に移り、伝送モードであるかどうかが判断される
。伝送モードでないと判断されたと訃はステップn3 
 に戻り、伝送モードであると判断されたときは、ステ
ップn5  に移る。処理回路8は、時刻t1において
ハイレベルの信号をライン72を介して第2トランジス
タQ2のベースに与える。このと訃tjS1 )ランジ
スタQ1と第2トランノスタQ2とは、協動して電流増
幅作用を果たし、比較的大さなバイアス電流が第1トラ
ンノスタQ1を介して第3トランノスタQ3のフレフタ
に流れる。これによって送信回路2は、送信動作可能な
状態となる。
Hereinafter, the operating state of the transmitting device 1 will be explained with reference to the tlS3 diagram. First, when the power source 3 is turned on, the process moves from step n1 to step n2. Next, the process moves to step n3, and the processing circuit 8 sets line 3 to high level, LINE! At the 0th step n, initialization is performed with 2 set to low level.
4, it is determined whether the mode is transmission mode. If it is determined that it is not in transmission mode, proceed to step n3.
Returning to step n5, if it is determined that the mode is transmission mode, the process moves to step n5. The processing circuit 8 provides a high level signal to the base of the second transistor Q2 via the line 72 at time t1. In this case, the transistor Q1 and the second transistor Q2 cooperate to perform a current amplification function, and a relatively large bias current flows through the first transistor Q1 to the left of the third transistor Q3. As a result, the transmitting circuit 2 becomes ready for transmitting operation.

次にステップn6  に移り、処理回路8内のタイマー
のセットが行なわれる0次にステップn7  に移り、
時刻t1から期間W1が経過したかどうかが判断され、
期間W1が経過したと外はステップn8に移り、処理回
路8は、第2図(2)ので送信信号をライン13を介し
て第3トランジスタQ3のペースに送出する。この送信
信号は、m4)ランジスタQ4の電流増幅作用によって
、中心導体9に伝送される。次にステップn9 に移り
、処理回路8からの送信信号の退出が終了したかどうか
が判断される。終了していないと判断されたときはステ
/プn8に戻り、終了したと判断されたときは、ステッ
プn9  に移って処理回路8内のタイマーのセットが
行なわれる。
Next, the process moves to step n6, where the timer in the processing circuit 8 is set.Next, the process moves to step n7,
It is determined whether a period W1 has elapsed since time t1,
When the period W1 has elapsed, the process moves to step n8, and the processing circuit 8 sends a transmission signal to the third transistor Q3 via the line 13 as shown in FIG. 2(2). This transmission signal is transmitted to the center conductor 9 by the current amplification effect of m4) transistor Q4. Next, the process moves to step n9, and it is determined whether the output of the transmission signal from the processing circuit 8 has been completed. If it is determined that the process has not ended, the process returns to step n8, and if it is determined that the process has ended, the process proceeds to step n9, where a timer in the processing circuit 8 is set.

次にステップnilに移り、処理回路8からの送信信号
の送出終了時刻L3から期間W2だけ経過したかどうか
が判断される。経過していないと判断されたときはステ
ップnlo  に戻り、経過したと判断されたときはス
テップn12  に移り、処理回路8はローレベルの信
号をラインノ2に与える。
Next, the process moves to step nil, where it is determined whether a period W2 has elapsed since the end time L3 of the transmission signal from the processing circuit 8. When it is determined that the time has not elapsed, the process returns to step nlo, and when it is determined that the time has elapsed, the process moves to step n12, where the processing circuit 8 supplies a low level signal to the line no.

これによって第1およびfj&2)ランノスタQl  
This allows the first and fj & 2) Lannostar Ql
.

Q2が遮断し、送信回路2へのバイアス電流の供給が停
止され、その後ステップn13  に移って動作を終了
する。
Q2 is cut off, the supply of bias current to the transmitting circuit 2 is stopped, and then the process moves to step n13 to end the operation.

このように送信回路2によって送信信号を送信する直前
において、送信回路2を送信可能な状態とし、送信信号
の退出終了直後に送信回路2の送信可能な状態を解除す
るようにしたことによって、消費電力の無駄を省(こと
ができる、また電流増幅回路を構成するスイッチング回
路4を電源ライン71の途中に介在することによって、
処理回路8からの制御信号による送信回路8へのバイア
ス電流の供給を比較的小電流で行なうことが可能となる
In this way, by setting the transmitting circuit 2 to the transmitting state immediately before transmitting the transmitting signal, and releasing the transmitting possible state of the transmitting circuit 2 immediately after the transmitting signal finishes leaving the transmitting signal, the consumption can be reduced. By interposing the switching circuit 4 constituting the current amplification circuit in the middle of the power supply line 71, it is possible to reduce waste of power.
It becomes possible to supply bias current to the transmitting circuit 8 using a control signal from the processing circuit 8 with a relatively small current.

前記実施例では、有線の伝送経路6に送信信号を伝送す
るようにしたけれども、搬送波によって変調した送信信
号を無線で伝送するような構成としてもよい。
In the embodiment described above, the transmission signal is transmitted through the wired transmission path 6, but a configuration may also be adopted in which the transmission signal modulated by a carrier wave is transmitted wirelessly.

送信信号は、前記実施例ではパルス波形であったけれど
も、これに限定されず、たとえば映像信号などのアナロ
グ波形であってもよい。
Although the transmission signal has a pulse waveform in the above embodiment, it is not limited to this, and may be an analog waveform such as a video signal.

効  果 以上のように本発明によれば、送信回路による送信動作
の開始直前に送信回路を電力付勢し、送信回路による送
信動作の終了直後に、送信回路を電力?1丁勢するよう
にしたことによって、消費電力の無駄をなくして信号を
伝送することができる。
Effects As described above, according to the present invention, the transmitting circuit is energized with power immediately before the transmitting circuit starts the transmitting operation, and immediately after the transmitting circuit finishes the transmitting operation, the transmitting circuit is powered up. By using only one signal, it is possible to transmit signals without wasting power consumption.

【図面の簡単な説明】[Brief explanation of drawings]

rjS1図は本発明の一実施例の電気回路図、第2図(
1)は制御信号の波形図、第2図(2)は送イJ償号の
波形図、第3図は本発明の動作状態を説明するための7
0−チヤーFである。 1・・・送信装置、2・・・送信回路、3・・・電源回
路、4・・・スイッチング回路、5・・・保護回路、6
・・・伝送経路、8・・・処理回路 代理人  弁理士 画数 圭一部 第3図
Figure rjS1 is an electric circuit diagram of an embodiment of the present invention, and Figure 2 (
1) is a waveform diagram of the control signal, FIG. 2 (2) is a waveform diagram of the transmission A/J compensation signal, and FIG.
It is 0-chier F. DESCRIPTION OF SYMBOLS 1... Transmission device, 2... Transmission circuit, 3... Power supply circuit, 4... Switching circuit, 5... Protection circuit, 6
...Transmission path, 8...Processing circuit agent Patent attorney Number of strokes Keiichi Figure 3

Claims (1)

【特許請求の範囲】 信号を導出する送信回路と、 電源回路と、 前記送信回路と前記電源回路との間に介在され、送信回
路による送信動作の開始直前から送信回路の送信動作の
終了直後まで導通して、電源回路からの電力を送信回路
に供給するスイッチング手段とを含むことを特徴とする
送信装置。
[Scope of Claims] A transmitting circuit that derives a signal, a power supply circuit, and a circuit provided between the transmitting circuit and the power supply circuit, from immediately before the transmitting circuit starts transmitting operation to immediately after the transmitting circuit finishes transmitting operation. A transmitting device comprising: switching means that is electrically connected to supply power from a power supply circuit to a transmitting circuit.
JP26312585A 1985-11-22 1985-11-22 transmitting device Granted JPS62122425A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26312585A JPS62122425A (en) 1985-11-22 1985-11-22 transmitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26312585A JPS62122425A (en) 1985-11-22 1985-11-22 transmitting device

Publications (2)

Publication Number Publication Date
JPS62122425A true JPS62122425A (en) 1987-06-03
JPH0439922B2 JPH0439922B2 (en) 1992-07-01

Family

ID=17385165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26312585A Granted JPS62122425A (en) 1985-11-22 1985-11-22 transmitting device

Country Status (1)

Country Link
JP (1) JPS62122425A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103322A (en) * 1987-10-16 1989-04-20 Canon Inc Communication device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053326A (en) * 1983-09-02 1985-03-27 Toyo Commun Equip Co Ltd Transmitter provided with modulation signal delay circuit
JPS60103734A (en) * 1983-11-09 1985-06-08 Meisei Electric Co Ltd System for transmitting observed data

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053326A (en) * 1983-09-02 1985-03-27 Toyo Commun Equip Co Ltd Transmitter provided with modulation signal delay circuit
JPS60103734A (en) * 1983-11-09 1985-06-08 Meisei Electric Co Ltd System for transmitting observed data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103322A (en) * 1987-10-16 1989-04-20 Canon Inc Communication device

Also Published As

Publication number Publication date
JPH0439922B2 (en) 1992-07-01

Similar Documents

Publication Publication Date Title
JPS5848866B2 (en) Atsudenhenkan Kinoseigyo Cairo
JPS59133735A (en) On/off device for digital control equipment
JPS62122425A (en) transmitting device
JPS6316208Y2 (en)
JPS63276331A (en) Diode switch driving circuit
CN114356065B (en) System and method for controlling power-on of main control module
JPH046281Y2 (en)
JP2001037208A (en) Power control device
JPS5912830Y2 (en) tuner circuit
JPH0141249Y2 (en)
JPS6334337Y2 (en)
JPS6415445U (en)
KR900006306Y1 (en) Audio trap circuit for two audio system
JPS58173982U (en) remote control transmitter
JPS6330835B2 (en)
JPS5676630A (en) Controlling circuit for pulse signal
JPS5851631U (en) Power supply circuit for terminal equipment in multiplex transmission system
JPS60169918U (en) Muting circuit
JPS6165896U (en)
TW357350B (en) Semiconductor memory device
JPS6231481B2 (en)
JPS60168082U (en) radar transmitter
JPS593651U (en) Digital data transmission equipment
JPS6049606U (en) high speed drive circuit
JPS6474821A (en) Circuit for driving gate of power mos-fet