JPS621236B2 - - Google Patents
Info
- Publication number
- JPS621236B2 JPS621236B2 JP54069327A JP6932779A JPS621236B2 JP S621236 B2 JPS621236 B2 JP S621236B2 JP 54069327 A JP54069327 A JP 54069327A JP 6932779 A JP6932779 A JP 6932779A JP S621236 B2 JPS621236 B2 JP S621236B2
- Authority
- JP
- Japan
- Prior art keywords
- week
- day
- output
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
本発明は予め設定した時刻に所定の出力を発生
させるプログラムタイマーに係り、毎週予め指定
された曜日とその他の曜日においてそれぞれ指定
された時刻に所定の出力が現われるようにするこ
とを目的とするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a program timer that generates a predetermined output at a preset time, so that the predetermined output appears at a predetermined time each week on a prespecified day of the week and on other days of the week. The purpose is to
一般に曜日を1日指定してその日の一定時刻に
所定の出力が現われるように構成したプログラム
タイマーは公知である。しかしながら、最近では
週体2日制を取入れる企業、官庁が多いため、こ
のような生活実態を考えると、上記プログラムタ
イマーは必ずしも充分なものではなかつた。 Generally, a program timer is known that is configured to specify one day of the week and output a predetermined output at a certain time on that day. However, recently, many companies and government offices have adopted a two-day work week, so the program timer described above is not necessarily sufficient considering the actual living conditions.
本発明は、このような問題に鑑みて、たとえば
毎週土曜日と日曜日は予め設定した第1の時刻
(たとえば午前8時)、月曜日から金曜日までの5
日間は予め設定した第1の時刻と異なる第2の時
刻(たとえば午前7時)に所定の出力を発生する
ような優れたプログラムタイマーを提供すること
を目的とするものである。 In view of such problems, the present invention provides a first time (for example, 8 a.m.) set in advance every Saturday and Sunday, and a first time set in advance (e.g., 8 a.m.) every Saturday and Sunday, and a preset time at 5 a.m. from Monday to Friday.
The purpose of the present invention is to provide an excellent programmable timer that generates a predetermined output at a second time (for example, 7 a.m.) that is different from a preset first time.
以下、本発明のプログラムタイマーについて一
実施例の図面とともに説明する。第1図は本発明
のプログラムタイマーにおける一実施例のブロツ
クダイヤグラムであり、図中、1は水晶発振器又
は商用電源等より成る基準信号発生源、2は基準
信号発生源1からの信号を1秒周期の時刻パルス
に分周する分周器、3は分周器2によつて得られ
た1秒周期の時刻パルスを計数する時,分,秒用
のカウンター、4はカウンター3によつて得られ
る24時間に1個のパルスを計数する曜日用のカウ
ンター、5はカウンター3,4の各々の出力を入
力とする切換回路、6は切換回路5を介して入力
されるカウンター3,4の各々の出力によつて駆
動される表示器駆動回路、7は表示器駆動回路6
の出力によつて駆動される液晶表示器、螢光表示
管、その他のデイジタル表示器、8は日メモリ用
スイツチS1、日送り用スイツチS2、第1,第2の
タイマー/クロツク切換スイツチS3,S4、時送り
用スイツチS5、分送り用スイツチS6等を操作する
ことにより、それぞれ駆動される時刻設定回路、
9,10はそれぞれ時刻設定回路8によつて設定
された曜日及び時,分をそれぞれメモリーする曜
日メモリー及び時分メモリー、11は曜日カウン
ター4の出力と曜日メモリー9の出力とを比較し
両者が一致したとき所定の出力を発生する曜日比
較回路、12は時分秒カウンター3の出力と時分
メモリー10の出力とを比較し、両者が一致した
とき所定の出力を発生する時分比較回路、13は
曜日比較回路11の出力と時分比較回路12の出
力とを入力とするアンド回路、14はアンド回路
13の出力によつて駆動される制御信号発生回
路、15は制御信号発生回路14の出力と時分秒
カウンター3の出力とを入力とするアンド回路、
16はアンド回路15の出力によつて駆動され制
御信号発生回路14の出力端に現われる制御信号
の接続時間を規制するための制御信号停止時間設
定用のカウンターである。 DESCRIPTION OF THE PREFERRED EMBODIMENTS The program timer of the present invention will be described below with reference to drawings of one embodiment. FIG. 1 is a block diagram of one embodiment of the program timer of the present invention. In the figure, 1 is a reference signal generation source consisting of a crystal oscillator or a commercial power supply, etc., and 2 is a block diagram of a reference signal generation source 1 that generates a signal for 1 second. A frequency divider that divides the frequency into periodic time pulses; 3 is a counter for hours, minutes, and seconds that counts the 1-second period time pulses obtained by the frequency divider 2; 4 is a counter for hours, minutes, and seconds obtained by the counter 3; 5 is a switching circuit whose input is the output of each of counters 3 and 4; 6 is an input to each of counters 3 and 4 via switching circuit 5; A display drive circuit 7 is driven by the output of the display drive circuit 6.
A liquid crystal display, a fluorescent display tube , and other digital displays are driven by the output of A time setting circuit driven by operating S 3 , S 4 , hour switch S 5 , minute switch S 6 , etc.;
Reference numerals 9 and 10 indicate a day of the week memory and an hour/minute memory for respectively storing the day of the week, hour, and minute set by the time setting circuit 8. Reference numeral 11 compares the output of the day of the week counter 4 with the output of the day of the week memory 9, and compares the output of the day of the week counter 4 with the output of the day of the week memory 9. a day-of-the-week comparison circuit that generates a predetermined output when they match; 12 is an hour-minute comparison circuit that compares the output of the hour-minute-second counter 3 with the output of the hour-minute memory 10 and generates a predetermined output when the two match; 13 is an AND circuit which receives the output of the day of the week comparison circuit 11 and the output of the hour/minute comparison circuit 12; 14 is a control signal generation circuit driven by the output of the AND circuit 13; and 15 is an AND circuit of the control signal generation circuit 14. an AND circuit whose inputs are the output and the output of the hour minute second counter 3;
Reference numeral 16 denotes a counter for setting a control signal stop time for regulating the connection time of the control signal driven by the output of the AND circuit 15 and appearing at the output terminal of the control signal generating circuit 14.
尚、時刻設定回路8によつて得られる信号は時
分秒カウンター3、曜日カウンター4、切換回路
5にそれぞれ印加されるように構成され、また曜
日メモリー9、時分メモリー10の出力はそれぞ
れ切換回路5に印加されるように構成されてい
る。そして、第1図において鎖線で囲んだ部分は
集積回路化されている。 The signal obtained by the time setting circuit 8 is configured to be applied to the hour/minute/second counter 3, the day of the week counter 4, and the switching circuit 5, and the outputs of the day of the week memory 9 and the hour/minute memory 10 are switched, respectively. The signal is configured to be applied to the circuit 5. The portion surrounded by a chain line in FIG. 1 is an integrated circuit.
上記実施例において、基準信号発生源1の出力
は分周器2によつて分周され1秒周期の時刻パル
スに変換される。1秒周期の時刻パルスは時分秒
カウンタ3によつて計数され、さらに時分秒カウ
ンタ3によつて得られる24時間に1個のパルスは
曜日カウンタ4によつて計数される。そして、こ
れらのカウンタ3,4の出力はそれぞれ切換回路
5を介して表示器駆動回路6に印加される。した
がつて、表示器7は上記カウンタ3,4によつて
計数された曜日及び時,分をそれぞれ表示する。 In the above embodiment, the output of the reference signal generation source 1 is frequency-divided by the frequency divider 2 and converted into a time pulse with a period of 1 second. Time pulses having a period of one second are counted by an hour, minute, and second counter 3, and one pulse every 24 hours obtained by the hour, minute, and second counter 3 is counted by a day of the week counter 4. The outputs of these counters 3 and 4 are applied to a display drive circuit 6 via a switching circuit 5, respectively. Therefore, the display 7 displays the day of the week, hour, and minute counted by the counters 3 and 4, respectively.
今、第1のタイマー/クロツク切換スイツチS3
をタイマー側端子aに投入したとすると切換回路
5が時間設定回路8の出力によつて駆動し、表示
器7が曜日メモリー9、時分メモリー10に記憶
された曜日及び時分を表示することになる。この
状態で日送り用スイツチS2、時送り用スイツチ
S5、分送り用スイツチS6を操作すると曜日メモリ
ー9、時分メモリー10に記憶された曜日、時分
がそれぞれ順次変化し、このことが表示器7で表
示される。したがつて、この状態で表示器7を見
ながら日送り用スイツチS3、時送り用スイツチ
S5、分送り用スイツチS6を操作して第1の曜日、
時分(たとえば土曜日の午前9時30分)を曜日メ
モリー9、時分メモリー10に記憶する。そし
て、第2の曜日、時分(たとえば日曜日の午前9
時30分)をセツトする場合には日メモリ用スイツ
チS1を瞬間的にオンし、同様に第1のタイマ/ク
ロツク切換スイツチS3をタイマー側端子aに投入
した状態で日送り用スイツチS2、時送り用スイツ
チS5、分送り用スイツチS6を操作する。このよう
に操作すると第2の曜日、時分が同様に曜日メモ
リー9、時分メモリー10に記憶される。 Now, the first timer/clock selector switch S 3
is input to the timer side terminal a, the switching circuit 5 is driven by the output of the time setting circuit 8, and the display 7 displays the day of the week and hours and minutes stored in the day of the week memory 9 and the hour and minute memory 10. become. In this state, the date switch S 2 and the hour switch
When S 5 and minute advance switch S 6 are operated, the day of the week and hours and minutes stored in the day of the week memory 9 and the hour and minute memory 10 change sequentially, and this is displayed on the display 7. Therefore, in this state, while looking at the display 7, press the date switch S3 and the hour switch.
S 5 , operate minute advance switch S 6 to select the first day of the week,
The hour and minute (for example, 9:30 a.m. on Saturday) are stored in the day of the week memory 9 and the hour and minute memory 10. and the second day of the week, hour and minute (for example, 9 a.m. on Sunday).
30 minutes), momentarily turn on the date memory switch S1 , and similarly turn on the date memory switch S with the first timer/clock changeover switch S3 connected to the timer side terminal a. 2. Operate the hour switch S5 and the minute switch S6 . By operating in this way, the second day of the week, hour and minute are similarly stored in the day of the week memory 9 and the hour and minute memory 10.
そして、第1、第2の曜日以外はすべて異なる
時間にセツトする場合には再び日メモリ用スイツ
チS1を瞬間的にオンし、第2のタイマー/クロツ
ク切換スイツチS4をタイマー側端子aに投入し、
この状態で日送り用スイツチS2、時送り用スイツ
チS5、分送り用スイツチS6を操作する。そして、
この場合には、第1の曜日以外の曜日(たとえば
土曜以外の日曜から金曜まで)を曜日メモリー9
に記憶させ、時分メモリー10に希望の時間(た
とえば午前6時30分)を記憶させる。そして、再
び日メモリ用スイツチS1を瞬間的にオンし、第2
のタイマー/クロツク切換スイツチS4をタイマー
側端子aに投入した状態で日送り用スイツチS2、
時送り用スイツチS5、分送り用スイツチS6を操作
して第2の曜日以外の曜日(たとえば日曜以外の
月曜から土曜日まで)を曜日メモリー9に記憶さ
せ、時分メモリー10に先と同じ時間(たとえば
午前6時30分)を記憶させる。 If you want to set all days other than the first and second days to different times, turn on the day memory switch S1 momentarily again, and set the second timer/clock changeover switch S4 to the timer side terminal a. put it in,
In this state, operate the date switch S 2 , hour switch S 5 , and minute switch S 6 . and,
In this case, days of the week other than the first day of the week (for example, from Sunday to Friday other than Saturday) are stored in the day of the week memory 9.
and store the desired time (for example, 6:30 a.m.) in the hour and minute memory 10. Then, momentarily turn on the date memory switch S 1 again, and
With the timer/clock selector switch S4 connected to the timer side terminal a, the date switch S2 ,
Operate the hour switch S 5 and the minute switch S 6 to store the day of the week other than the second day of the week (for example, from Monday to Saturday other than Sunday) in the day memory 9, and store the same number in the hour and minute memory 10 as before. Memorize the time (for example, 6:30 a.m.).
このように曜日メモリー9、時分メモリー10
にそれぞれ希望する曜日及び時刻を記憶させてお
くと上記記憶された曜日、時刻になつたとき、第
1,第2の比較回路11,12より所定の出力が
現われるため、アンド回路13より出力が現われ
制御信号回路14が動作して所定の出力を発生す
る。そして制御信号発生回路14より出力が現わ
れると、アンド回路15を通してカウンタ16に
時分秒カウンター3の出力が印加され、カウンタ
16が所定の時間を計数し、制御信号発生回路1
4の動作を停止させる。すなわち、前述のように
土曜,日曜にそれぞれ午前9時30分,その他の曜
日に午前6時30分にセツトした場合には、この曜
日,この時刻になつたときカウンタ16によつて
設定された所定時間だけ制御信号発生回路14よ
り所定の出力が現われることになる。 In this way, day of the week memory 9, hour and minute memory 10
When the desired day of the week and time are stored in the respective memory cells, when the stored day of the week and time are reached, predetermined outputs appear from the first and second comparison circuits 11 and 12, so that the output from the AND circuit 13 is The control signal circuit 14 operates to generate a predetermined output. When an output appears from the control signal generation circuit 14, the output of the hour minute second counter 3 is applied to the counter 16 through the AND circuit 15, and the counter 16 counts a predetermined time.
Stop the operation of step 4. In other words, if the time is set to 9:30 a.m. on Saturday and Sunday, and 6:30 a.m. on other days of the week as described above, the time set by the counter 16 at this time on this day of the week. A predetermined output will appear from the control signal generation circuit 14 for a predetermined time.
第2図は第1図に示すプログラムタイマーの要
部をより詳細に示したものである。第2図におい
て曜日カウンタ4は日曜から土曜日まで計数する
7進カウンターであり、3ビツトの出力端を有す
る。そして、日曜から土曜日までを第3図の
D1,D2,D3で示す3ビツトで対応させ更に指定
した曜日に動作するか、指定した曜日以外の曜日
に動作するかを第3図のD4で示すもう1つのビ
ツトで決定するようにしている。 FIG. 2 shows the main parts of the program timer shown in FIG. 1 in more detail. In FIG. 2, the day of the week counter 4 is a hexadecimal counter that counts from Sunday to Saturday, and has a 3-bit output terminal. The period from Sunday to Saturday is shown in Figure 3.
Three bits D 1 , D 2 , and D 3 correspond to each other, and another bit D 4 in Figure 3 determines whether to operate on the specified day of the week or on a day other than the specified day. That's what I do.
今、時刻設定回路8を構成するフリツプフロツ
プFF1の一方の端子Qの出力がハイレベル(以下
1という)で他方の端子の出力がローレベル
(以下0という)であるとするとアンド回路g1は
開き、アンド回路g2は閉じることになる。したが
つて、この状態で日送り用スイツチS2を操作する
と日送り用スイツチS2によつて得られる出力がア
ンド回路g1を通して曜日メモリー9を構成する第
1のメモリー部9aに印加されるため、第1のメ
モリー部9aに所望の曜日を記憶させることができ
る。 Now, assuming that the output of one terminal Q of the flip-flop FF 1 constituting the time setting circuit 8 is a high level (hereinafter referred to as 1) and the output of the other terminal is a low level (hereinafter referred to as 0), the AND circuit g 1 is open, and the AND circuit g 2 will close. Therefore, when the date switch S2 is operated in this state, the output obtained by the date switch S2 is applied to the first memory section 9a constituting the day of the week memory 9 through the AND circuit g1 . Therefore, a desired day of the week can be stored in the first memory section 9a.
日メモ用スイツチS1を瞬間的にオンすると時刻
設定回路8を構成するフリツプフロツプFF1の動
作が反転し、一方の端子Qの出力が0、他方の端
子の出力が1になりアンド回路g1は閉じ、アン
ド回路g2が開くことになる。したがつて、この状
態で日送り用スイツチS2を操作すると日送り用ス
イツチS2の出力がアンド回路g2を通して曜日メモ
リー9を構成する第2のメモリー部9bに印加さ
れるようになり、第2のメモリー部9bに所望の
曜日を記憶させることができるようになる。 When the date memo switch S1 is turned on momentarily, the operation of the flip-flop FF1 constituting the time setting circuit 8 is reversed, the output of one terminal Q becomes 0, the output of the other terminal becomes 1, and the AND circuit g1 is activated. is closed, and the AND circuit g 2 is opened. Therefore, when the date switch S2 is operated in this state, the output of the date switch S2 is applied to the second memory section 9b constituting the day of the week memory 9 through the AND circuit g2. A desired day of the week can now be stored in the second memory section 9b.
ところでメモリー部9a,9bはそれぞれ4ビ
ツトD1,D2,D3,D4で構成されD1,D2,D3の3
ビツトで日,月,火,水,木,金,土の各曜日を
表わし、D4のビツトでD1,D2,D3の各ビツトで
表わされた曜日を指定するか、D1,D2,D3の各
ビツトで表わされた曜日以外の曜日を指定するか
を表わすようにしている。たとえば、(D4,D3,
D2,D1)=(0,1,1,0)であれば金曜日、
(D4,D3,D2,D1)=(1,1,0,0)であれば
水曜日以外の曜日すなわち日,月,火,木,金,
土の5日間を表わすように構成している。 By the way, the memory sections 9a and 9b each consist of 4 bits D 1 , D 2 , D 3 , and D 4 .
The bits represent the days of the week: Sunday, Monday, Tuesday, Wednesday, Thursday, Friday, and Saturday, and the D4 bits specify the days of the week represented by the D1 , D2 , and D3 bits, or the D1 , D 2 , and D 3 indicate whether to specify a day of the week other than the day represented by the bits. For example, (D 4 , D 3 ,
If D 2 , D 1 ) = (0, 1, 1, 0), it is Friday,
If (D 4 , D 3 , D 2 , D 1 ) = (1, 1, 0, 0), then the day of the week other than Wednesday, i.e. Sunday, Monday, Tuesday, Thursday, Friday,
It is structured to represent the five days of Saturday.
メモリー部9a,9bの各ビツトD1,D2,D3
の出力は比較回路11を構成する第1,第2の比
較部11a,11bによつて曜日カウンタ4の出
力と比較され、一致すれば出力端に1の出力が現
われ、これがそれぞれアンド回路g3,g3′の一方
の入力端に印加される。そして、この場合メモリ
ー部9a,9bのD4の出力が0であるとこれが
インバータg7,g7′によつて反転されて1の出力
がアンド回路g3,g3′の他方の入力端に印加され
る。したがつて、アンド回路g3,g3′より1の出
力が現われこれがそれぞれオアー回路g5,g5′及
びオアー回路g8を介してアンド回路13に印加さ
れる。時分比較回路12の出力が1であればアン
ド回路13の出力は1となり制御信号発生回路1
4が駆動される。 Each bit D 1 , D 2 , D 3 of memory parts 9a, 9b
The output of is compared with the output of the day of the week counter 4 by the first and second comparators 11a and 11b constituting the comparator circuit 11, and if they match, an output of 1 appears at the output terminal, which is connected to the AND circuit g3. , g 3 ′. In this case, when the output of D 4 of the memory sections 9a and 9b is 0, it is inverted by the inverters g 7 and g 7 ', and the output of 1 is sent to the other input terminal of the AND circuits g 3 and g 3 '. is applied to Therefore, outputs of 1 appear from AND circuits g 3 and g 3 ', and are applied to AND circuit 13 via OR circuits g 5 and g 5 ' and OR circuit g 8 , respectively. If the output of the time and minute comparison circuit 12 is 1, the output of the AND circuit 13 is 1, and the control signal generation circuit 1
4 is driven.
メモリー部9a,9bの各ビツトD1,D2,D3
の出力が曜日カウンタ4の出力と不一致の場合に
は比較回路11を構成する第1,第2の比較部1
1a,11bの出力が0であり、したがつてこれ
がインバータg6,g6′によつて反転されて1の出
力がアンド回路g4,g4′に印加される。そして、
このときメモリー部9a,9bのd4の出力が1で
あればアンド回路g4,g4′より1の出力が現われ
これがオアー回路g5,g5′及びオアー回路g8を介
してアンド回路13に印加される。したがつて、
時分比較回路12の出力が1であればアンド回路
13より1の出力が現われ制御信号発生回路14
が駆動される。 Each bit D 1 , D 2 , D 3 of memory parts 9a, 9b
If the output of
The outputs of 1a and 11b are 0, so they are inverted by inverters g 6 and g 6 ', and outputs of 1 are applied to AND circuits g 4 and g 4 '. and,
At this time, if the output of d 4 of the memory sections 9a and 9b is 1, an output of 1 appears from the AND circuits g 4 and g 4 ', and this is sent to the AND circuit via the OR circuits g 5 and g 5 ' and the OR circuit g 8 . 13. Therefore,
If the output of the time and minute comparison circuit 12 is 1, an output of 1 appears from the AND circuit 13, and the control signal generation circuit 14
is driven.
すなわち、メモリー部9a,9bのd4の出力が
0である場合、すなわちD1,D2,D3の各ビツト
によつて現わされる曜日を指定した場合には比較
部11a,11bの出力が1すなわちメモリー部
9a,9bによつて指定した曜日と曜日カウンタ
4の曜日とが一致したときのみアンド回路13に
1の出力が現われ、時分比較回路12の出力が1
になつたとき制御信号発回路14が駆動する。そ
してメモリー部9a,9bのd4の出力が1である
場合すなわちD1,D2,D3の各ビツトによつて表
わされる曜日以外の曜日を指定した場合には比較
部11a,11bの出力が0すなわち、メモリー
部9a,9bのD1,D2,D3によつて表わされる
曜日と曜日カウンター4の曜日とが不一致である
ときにのみアンド回路13に1の出力が現われ、
時分比較回路12の出力が1になつたとき制御信
号発生回路14が駆動する。したがつて上記第3
図に示す実施例によれば特定の曜日又は特定の曜
日以外の全ての曜日にそれぞれ所望の制御信号を
得ることができる。そして、メモリー部9a,9
b及び比較部11a,11bを更に複数追加する
ことにより上記指定できる特定の曜日を1日から
2日、更には3日といつた具合に増加させること
ができる。 That is, when the output of d4 of the memory sections 9a and 9b is 0, that is, when the day of the week represented by each bit of D1 , D2 , and D3 is specified, the output of the comparator sections 11a and 11b is 0. An output of 1 appears in the AND circuit 13 only when the output is 1, that is, the day of the week specified by the memory sections 9a and 9b matches the day of the week in the day of the week counter 4, and the output of the hour and minute comparison circuit 12 is 1.
When this happens, the control signal generation circuit 14 is activated. When the output of d4 of the memory sections 9a and 9b is 1, that is, when a day of the week other than the day represented by each bit of D1 , D2 , and D3 is specified, the output of the comparison sections 11a and 11b is is 0, that is, an output of 1 appears in the AND circuit 13 only when the day of the week represented by D 1 , D 2 , D 3 of the memory sections 9a, 9b and the day of the week of the day of the week counter 4 do not match.
When the output of the time/minute comparison circuit 12 becomes 1, the control signal generation circuit 14 is activated. Therefore, the third
According to the embodiment shown in the figure, desired control signals can be obtained on a specific day of the week or on all days of the week other than the specific day. And memory sections 9a, 9
By adding a plurality of comparison units 11a and 11b, the number of specific days of the week that can be specified can be increased from the 1st to the 2nd or even the 3rd.
以上、実施例より明らかなように本発明のプロ
グラムタイマーによれば簡単な構成で予め指定さ
れた曜日と希望しない曜日指定にもとづくそれ以
外の曜日とにおいて、それぞれ同又は異なる指定
された時刻に所定の制御信号を得ることができる
ものであり、たとえば制御信号を目覚まし用の警
報器を駆動する信号として利用した場合には、日
曜日又は日曜日と土曜日のみ他の曜日より遅く警
報器が駆動するようにすることも可能であり、使
用者の生活実態に合せて効果的に活用することが
でき、実用上きわめて有利なものである。 As is clear from the above embodiments, the program timer of the present invention has a simple configuration and can be used to set predetermined times at the same or different designated times on pre-designated days of the week and other days of the week based on undesired days of the week. For example, if the control signal is used as a signal to drive an alarm, the alarm will be driven only on Sundays or on Sundays and Saturdays later than on other days of the week. It is also possible to do so, and it can be effectively utilized in accordance with the user's actual living situation, and is extremely advantageous in practice.
第1図は本発明のプログラムタイマーにおける
一実施例のブロツクダイヤグラム、第2図は同実
施例の要部をより詳細に示したブロツクダイヤグ
ラム、第3図は同実施例に使用するメモリー部の
出力を表わす説明図である。
1……基準信号発生源、2……分周器、3……
時分秒カウンター、4……曜日カウンター、5…
…切換回路、6……表示器駆動回路、7……デイ
ジタル表示器、8……時刻設定回路、9……曜日
メモリー、10……時分メモリー、11……曜日
比較回路、12……時分比較回路、13……アン
ド回路、14……制御信号発生回路、15……ア
ンド回路、16……制御信号停止時間設定用カウ
ンター。
Fig. 1 is a block diagram of an embodiment of the program timer of the present invention, Fig. 2 is a block diagram showing the main parts of the embodiment in more detail, and Fig. 3 is the output of the memory section used in the embodiment. FIG. 1... Reference signal generation source, 2... Frequency divider, 3...
Hour minute second counter, 4... Day counter, 5...
...Switching circuit, 6...Display drive circuit, 7...Digital display, 8...Time setting circuit, 9...Day of the week memory, 10...Hour and minute memory, 11...Day of the week comparison circuit, 12...Hour minute comparison circuit, 13...AND circuit, 14...control signal generation circuit, 15...AND circuit, 16...counter for setting control signal stop time.
Claims (1)
の時刻パルスを得る手段と、この時刻パルスを計
数し曜日、時分を計数する手段と、予め希望する
曜日及び希望しない曜日以外の曜日を記憶する手
段と、予め希望する時分を記憶する手段と、これ
らの記憶された曜日、時分と時刻パルスを計数し
て得られた曜日、時分とが一致又は不一致のとき
に所定の制御信号を発生する手段とを備え、前記
曜日を記憶する手段は記憶した曜日に制御信号を
発生するか又は記憶した曜日を除いた他の曜日に
制御信号を発生するかを決定するコードを記憶す
る手段を含み、希望曜日又は希望以外の曜日にお
いてそれぞれ指定された時刻に上記所定の制御信
号が出力されるように構成したプログラムタイマ
ー。1. Means for obtaining a 1-second cycle time pulse as a reference signal from a reference signal generation source, means for counting the day of the week, hours and minutes by counting this time pulse, and storing in advance days of the week other than desired and undesired days. means for storing desired hours and minutes in advance; and means for generating a predetermined control signal when the stored days of the week, hours and minutes and the days of the week and hours and minutes obtained by counting the time pulses match or do not match. and the means for storing the day of the week includes means for storing a code for determining whether to generate the control signal on the stored day of the week or on any other day of the week other than the stored day of the week. A program timer configured to output the predetermined control signal at a designated time on a desired day of the week or on a non-desired day of the week.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6932779A JPS55160896A (en) | 1979-06-01 | 1979-06-01 | Program timer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6932779A JPS55160896A (en) | 1979-06-01 | 1979-06-01 | Program timer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55160896A JPS55160896A (en) | 1980-12-15 |
| JPS621236B2 true JPS621236B2 (en) | 1987-01-12 |
Family
ID=13399336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6932779A Granted JPS55160896A (en) | 1979-06-01 | 1979-06-01 | Program timer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55160896A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57124284A (en) * | 1981-01-24 | 1982-08-03 | Idec Izumi Corp | Week programmer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5411476B2 (en) * | 1973-05-08 | 1979-05-15 | ||
| JPS522563A (en) * | 1975-06-24 | 1977-01-10 | Seiko Instr & Electronics Ltd | Electronic clock with alarm |
| JPS5411477A (en) * | 1977-06-29 | 1979-01-27 | Kaoru Nagaya | Switch |
-
1979
- 1979-06-01 JP JP6932779A patent/JPS55160896A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55160896A (en) | 1980-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283784A (en) | Multiple time zone, alarm and user programmable custom watch | |
| GB2052111A (en) | Electronic timer | |
| JPS607235B2 (en) | alarm electronic clock | |
| US3962858A (en) | Electronic watch | |
| US4178750A (en) | Control circuit for electronic timepiece | |
| US3939641A (en) | Electronic circuit for individually correcting each digit of time displayed | |
| JPS6037437B2 (en) | calendar display device | |
| JPS6018958B2 (en) | Electronic clock with alarm | |
| JPH0616358Y2 (en) | World clock | |
| JPS6045388B2 (en) | Electronic equipment with notification function | |
| KR820000506Y1 (en) | Electronic watch having an alarm means | |
| JPS628160B2 (en) | ||
| JPS6237199Y2 (en) | ||
| JPS60633B2 (en) | alarm electronic clock | |
| JPS6110227Y2 (en) | ||
| JPS6113195B2 (en) | ||
| GB2051426A (en) | Digital display system setting arrangement | |
| SU1174900A1 (en) | Programmed digital timepiece | |
| JPS625677Y2 (en) | ||
| JPS6157593B2 (en) | ||
| JPS6257957B2 (en) | ||
| JPS6348029B2 (en) | ||
| JPS6015038B2 (en) | Month and day determination method in electronic watches | |
| JPS6142154Y2 (en) | ||
| JPS5946358B2 (en) | clock device |