JPS6212708B2 - - Google Patents
Info
- Publication number
- JPS6212708B2 JPS6212708B2 JP6291478A JP6291478A JPS6212708B2 JP S6212708 B2 JPS6212708 B2 JP S6212708B2 JP 6291478 A JP6291478 A JP 6291478A JP 6291478 A JP6291478 A JP 6291478A JP S6212708 B2 JPS6212708 B2 JP S6212708B2
- Authority
- JP
- Japan
- Prior art keywords
- pcm
- pcm signal
- signal
- address
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/02—Current supply arrangements for telephone systems providing ringing current or supervisory tones, e.g. dialling tone or busy tone
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Devices For Supply Of Signal Current (AREA)
Description
【発明の詳細な説明】
本発明は多重化されたPCM信号ハイウエイに
複数種類のPCM信号を効果的に送出することの
できる電話交換機のPCM信号発生装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a PCM signal generating device for a telephone exchange that can effectively send a plurality of types of PCM signals onto a multiplexed PCM signal highway.
PCM方式の電話交換機では、一般に可聴信号
をデジタル化したまま蓄積し、送出している。こ
れはアナログ信号を作成し、個々にデジタル化し
ようとする場合には数多くのアナログ・デジタル
変換器及びデジタル・アナログ変換器（以下、
Ａ／Ｄ変換器、Ｄ／Ａ変換器と略記する）を必要
として装置が価格高となることを避ける為であ
る。ところが複数種類のPCM信号、例えばダイ
ヤルトーン、リングバツクトーン、マルチフリー
ケンシ、デジトーンをPCM信号ハイウエイに多
重化して送出する場合、各信号の周波数の異りか
ら同じように制御することができなかつた。そこ
で各トーン毎にPCM信号を記憶し、各別に制御
してPCM信号ハイウエイに多重化して送出する
ようにしていた。 PCM telephone exchanges generally store and transmit audible signals in digitized form. This requires a large number of analog-to-digital converters and digital-to-analog converters (hereinafter referred to as
This is to avoid increasing the cost of the device due to the need for an A/D converter (abbreviated as a D/A converter). However, when multiplexing multiple types of PCM signals, such as dial tone, ringback tone, multi-frequency, and digital tone, onto a PCM signal highway, it is not possible to control them in the same way due to the differences in the frequencies of each signal. . Therefore, PCM signals were stored for each tone, controlled separately, and multiplexed onto the PCM signal highway for transmission.
第１図はこのような従来装置の一例を示す
PCM信号発生装置の概略構成図である。図中１
は中央制御装置、所謂CC等からなるPCM信号発
生制御装置である。この制御装置１は以下に示す
PCM信号発生装置に対して、PCM信号ハイウエ
イ２のどのチヤンネルにどのような種類のトーン
信号、つまりPCM信号を送出するかを指定し、
制御するものである。この制御装置１により指定
された制御情報は制御情報記憶装置３に入力さ
れ、前記ハイウエイ２の各チヤンネルにそれぞれ
対応してトーン指定情報として記憶される。そし
て、これらのトーン指定情報はチヤンネル指定制
御装置４によつて順次読み出されている。これら
の読み出された各トーン指定情報は、トーン信号
つまりPCM信号を各別に記憶したPCM信号記憶
装置５ａ，５ｂ，〜，５ｎにそれぞれ供給されて
いる。これらのPCM信号記憶装置５ａ，５ｂ，
〜，５ｎはPCM信号読み出し制御回路６ａ，６
ｂ，〜，６ｎによつて各別に読み出し制御される
ものである。そして、前記PCM記憶装置５ａ，
５ｂ，〜，５ｎから読み出された各PCM信号
（トーン信号）はPCMバツフア回路７を介して前
記PCM信号ハイウエイ２に送出されている。か
くしてPCM信号ハイウエイ２には前記チヤンネ
ル指定によつて複数種類のPCM信号が時分割多
重化されて送出される。 Figure 1 shows an example of such a conventional device.
1 is a schematic configuration diagram of a PCM signal generator. 1 in the diagram
is a PCM signal generation control device consisting of a central control device, so-called CC, etc. This control device 1 is shown below.
Specify for the PCM signal generator what type of tone signal, that is, the PCM signal, to be sent to which channel of the PCM signal highway 2,
It is something to control. The control information designated by the control device 1 is input to the control information storage device 3, and is stored as tone designation information corresponding to each channel of the highway 2, respectively. These tone designation information are sequentially read out by the channel designation control device 4. Each of the read tone designation information is supplied to PCM signal storage devices 5a, 5b, . These PCM signal storage devices 5a, 5b,
~, 5n are PCM signal readout control circuits 6a, 6
The reading is controlled separately by the signals b, -, and 6n. and the PCM storage device 5a,
Each PCM signal (tone signal) read from 5b, . . . , 5n is sent to the PCM signal highway 2 via a PCM buffer circuit 7. Thus, a plurality of types of PCM signals are time-division multiplexed and sent to the PCM signal highway 2 according to the channel designation.
ところがこのような装置にあつては、PCM信
号の種類が増加するに伴つて、各PCM信号に対
応したPCM信号記憶装置５、及びPCM信号読み
出し制御回路６を必要とする。これが為に構成の
複雑化と共に価格高を招く不具合があつた。また
各PCM信号の周期が一定でない為に冗長を考慮
した大容量のメモリを必要とし、メモリの有効利
用をはかることが難しかつた。従つて、相当複雑
な取扱い制御をも必要とした。 However, in such a device, as the types of PCM signals increase, a PCM signal storage device 5 and a PCM signal readout control circuit 6 corresponding to each PCM signal are required. This resulted in problems that led to a complicated configuration and increased costs. Furthermore, since the period of each PCM signal is not constant, a large capacity memory with redundancy in mind is required, making it difficult to effectively utilize the memory. Therefore, considerably complicated handling control was also required.
本発明はこのような事情を考慮してなされたも
ので、その目的とするところは、簡易な構成でメ
モリの有効利用をはかることができると共に、周
期の異なる複数種類のPCM信号を効果的に多重
化してPCM信号ハイウエイに送出することので
きる安価なPCM信号発生装置を実現し、提供す
ることにある。 The present invention was made in consideration of these circumstances, and its purpose is to be able to effectively utilize memory with a simple configuration, and to effectively process multiple types of PCM signals with different periods. An object of the present invention is to realize and provide an inexpensive PCM signal generator capable of multiplexing and transmitting PCM signals to a highway.
即ち、従来装置にあつては複数種類のPCM信
号毎に読み出して制御を行つていたのに対し、本
発明装置にあつては多重化されるPCM信号ハイ
ウエイのチヤンネル毎にPCM信号の読み出しを
制御することによつて構成の簡略化と共にメモリ
の有効利用をはかつたものである。 In other words, whereas the conventional device reads out and controls multiple types of PCM signals, the device of the present invention reads out the PCM signal for each channel of the multiplexed PCM signal highway. This control simplifies the configuration and makes effective use of memory.
以下、図面を参照して本発明装置の一実施例を
説明する。 Hereinafter, one embodiment of the apparatus of the present invention will be described with reference to the drawings.
第２図は同装置の概略構成図で、１はCCと称
されるPCM信号発生制御装置、２はPCM信号ハ
イウエイである。そして、上記PCM信号発生制
御装置１により制御されて複数種類のPCM信号
（トーン信号）を前記PCM信号ハイウエイ２のチ
ヤンネルに多重化して送出するPCM信号発生装
置は次のように構成されている。即ち、PCM信
号発生制御装置１から出力される制御情報k1，
k2，〜，ｋoは制御情報記憶回路１１に順次入力
され記憶されている。この記憶回路１１はPCM
信号ハイウエイ２のチヤンネルにそれぞれ対応し
たメモリアドレスを有するもので、各アドレスに
は例えば第４図に示すように前記各制御情報k1，
k2，〜，ｋoを記憶する。尚、前記PCM信号ハイ
ウエイ２は、第３図に示すようにｎ個のチヤンネ
ルを時分割多重化したものであり、チヤンネル１
（ch・１）からチヤンネルｎ（ch・ｎ）までを以
つて１フレームを構成したものである。また前記
制御情報k1，k2，〜，ｋoは、ハイウエイ２とど
のチヤンネルにどのようなPCM信号（トーン信
号）を送出するかを定めるものである。 FIG. 2 is a schematic configuration diagram of the same device, where 1 is a PCM signal generation control device called CC, and 2 is a PCM signal highway. The PCM signal generation device, which is controlled by the PCM signal generation control device 1 and multiplexes and transmits a plurality of types of PCM signals (tone signals) onto the channels of the PCM signal highway 2, is configured as follows. That is, the control information k 1 output from the PCM signal generation control device 1,
k 2 , . . . , ko are sequentially input and stored in the control information storage circuit 11. This memory circuit 11 is PCM
It has memory addresses corresponding to the channels of the signal highway 2, and each address stores, for example, the control information k 1 , as shown in FIG.
Store k 2 , ~, k o . The PCM signal highway 2 is obtained by time-division multiplexing n channels as shown in FIG.
One frame is composed of channels (ch.1) to channel n (ch.n). Further, the control information k 1 , k 2 , .
さて、このように制御情報記憶回路１１に記憶
された各情報k1，k2，〜ｋoはチヤンネル指定制
御装置１２の指定制御により、順次読み出され
る。つまりチヤンネル指定制御装置１２は例えば
カウンタ回路で構成され、チヤンネル１からチヤ
ンネルｎに対応した記憶回路１１のアドレスを順
次指定して１フレームに亘つて読み出し制御して
いる。この記憶装置１１から順次読み出された制
御情報k1，k2，〜，ｋoはベースアドレス作成装
置１３に入力されると共に相対アドレス制御装置
１４に入力されている。上記ベースアドレス作成
装置１３は、例えばROMによつて構成されるも
ので、前記制御情報ｋiのとり得る値、即ちｏ〜
ｔをそれぞれアドレス情報とし、各アドレスに例
えば第５図に示すようなベースアドレス情報を収
納記憶している。従つて、前記制御情報記憶回路
１１から読み出された制御情報ｋiによつて複数
種類のPCM信号（トーン信号）の特定された信
号情報ａjが選択指定されて読み出される。この
情報ａjが後述するPCM信号記憶装置に対するベ
ースアドレス情報となる。 Now, each piece of information k 1 , k 2 , .about.ko stored in the control information storage circuit 11 in this way is sequentially read out under the designation control of the channel designation control device 12 . That is, the channel designation control device 12 is composed of, for example, a counter circuit, and sequentially designates addresses in the memory circuit 11 corresponding to channels 1 to n to control reading over one frame. The control information k 1 , k 2 , . The base address generation device 13 is configured by, for example, a ROM, and is configured to calculate the possible values of the control information k i , that is, from o to
t as address information, and base address information as shown in FIG. 5, for example, is stored in each address. Therefore, the signal information a j specified by the plurality of types of PCM signals (tone signals) is selected and read out by the control information k i read from the control information storage circuit 11. This information a j becomes base address information for the PCM signal storage device described later.
一方、前記相対アドレス制御装置１４も例えば
ROMにより構成され、前記制御情報ｋiのとり得
る情報値ｏ〜ｔに対して各別にPCM信号（トー
ン信号）の最終アドレス値（a1−１）、〜、（ａEN
Ｄ）を収納記憶している。つまり、この相対アド
レス制御装置１４に記憶された情報は基本的には
各PCM信号の基本長を示すものとなつている。
そして、これらの最終アドレス値は前記制御情報
ｋiによつて選択的に読み出され、相対アドレス
作成装置１５に入力されている。この相対アドレ
ス作成装置１５は前記チヤンネル指定制御装置１
２によつて作動制御されるもので、各チヤンネル
にそれぞれ対応したメモリアドレスを備えてい
る。そして、第７図に示すように前記ベースアド
レス情報ａjと最終アドレス情報（ａj+1−１）と
に基づいて相対アドレス値ｂiを求め、同相対ア
ドレス値ｂiを記憶すると共に、相対アドレス値
制御情報ｃiを記憶している。この制御情報ｃi
は、例えばデータ「０」、「１」で表現されるもの
で、相対アドレス値をインクリメント、及びデク
リメント処理を行うものである。尚、この相対ア
ドレス作成装置１５は前記ベースアドレス情報ａ
jと最終アドレス情報（ａj+1−１）とからその
PCM信号の基本長を（ａj+1−１−ａj）として求
め、カウンタによる制御の下でその値を“０”か
ら“ａj+1−１−ａj”までアツプ・ダウン制御し
て該PCM信号に対する相対アドレスｂiを求める
ものである。この値（相対アドレスｂi）のアツ
プ・ダウンが上記情報ｃiによつて制御される。
しかして相対アドレス作成装置１５に記憶された
相対アドレス値ｂiは１フレーム毎に上記情報ｃi
に基づいてインクリメント、若しくはデクリメン
トされている。このようにして制御された相対ア
ドレス値はPCM信号アドレス作成装置１６に入
力されて、前記ベースアドレス作成装置１３から
読み出されたベースアドレス値ａjと加算処理さ
れている。このPCM信号アドレス作成装置１６
は、上記加算処理によつて作成されたPCM信号
アドレスをPCM信号記憶装置１７にアドレス指
定信号として出力するものである。このPCM信
号記憶装置１７は、例えば第８図に示すように、
アドレスa0（＝０）からa1−１まで第１のPCM信
号（PCM−０）の基本成分を順次記憶し、同様
にしてアドレスａjから（ａj+1−１）まで第（ｊ
＋１）のPCM信号（PCM−ｊ）の基本成分を順
次記憶したものである。そして、前記PCM信号
アドレス作成装置１６により作成されたアドレス
に収納したPCM信号の一基本成分を読み出して
前記PCM信号ハイウエイ２に送出するようにな
つている。尚、上記複数種類のPCM信号（PCM
−ｊ）は、前記したリングバツクトーン等のトー
ン信号を示すものである。 On the other hand, the relative address control device 14 may also be
The final address value ( a 1 -1), ~, (a EN
D ) is stored and memorized. In other words, the information stored in the relative address control device 14 basically indicates the basic length of each PCM signal.
These final address values are selectively read out using the control information k i and input to the relative address generation device 15 . This relative address generation device 15 is the channel designation control device 1.
2, and has a memory address corresponding to each channel. Then, as shown in FIG. 7, a relative address value b i is determined based on the base address information a j and the final address information (a j+1 -1), and the same relative address value b i is stored. It stores relative address value control information c i . This control information c i
is expressed, for example, as data "0" and "1", and increments and decrements the relative address value. Incidentally, this relative address creation device 15 uses the base address information a.
j and the final address information (a j+1 −1).
The basic length of the PCM signal is determined as (a j+1 -1-a j ), and its value is controlled up and down from "0" to "a j+1 -1-a j " under the control of a counter. Then, the relative address b i for the PCM signal is determined. The rise and fall of this value (relative address b i ) is controlled by the above information c i .
Thus, the relative address value b i stored in the relative address generation device 15 is determined by the above-mentioned information c i for each frame.
is incremented or decremented based on. The relative address value controlled in this manner is input to the PCM signal address generation device 16 and is added to the base address value a j read out from the base address generation device 13. This PCM signal address generation device 16
outputs the PCM signal address created by the above addition process to the PCM signal storage device 17 as an address designation signal. This PCM signal storage device 17, for example, as shown in FIG.
The fundamental components of the first PCM signal (PCM-0) are sequentially stored from address a 0 (=0) to a 1 -1, and similarly, the (j-th) basic components are stored from address a j to (a j+1 -1).
+1) basic components of the PCM signal (PCM-j) are sequentially stored. Then, one basic component of the PCM signal stored in the address created by the PCM signal address creation device 16 is read out and sent to the PCM signal highway 2. In addition, the above multiple types of PCM signals (PCM
-j) indicates a tone signal such as the ring back tone described above.
かくしてこのように構成された装置によれば、
PCM信号ハイウエイ２の各チヤンネルに時分割
多重化されて送出される複数種類のPCM信号を
指定する制御情報が制御情報記憶回路１１に設定
される。そして、各チヤンネルへのPCM信号の
送出開始時には前記相対アドレス値ｂiが（０）
であることから、ベースアドレスと相対アドレス
との加算値が（ａj）＋（ｂi＝０）として求められ
る。つまりベースアドレスａj自体が最初のPCM
信号アドレスとしてそれぞれ作成される。従つて
１フレームの最初のチヤンネルには、上記指定さ
れた第１のPCM信号の第１サンプリング情報、
つまりベースアドレスに収納された情報がPCM
信号記憶装置１７から読み出されて送出される。
次に第２のチヤンネルには同様にして第２の
PCM信号の第１のサンプリング情報が記憶装置
１７から読み出されて送出され、１フレームに亘
つて順次複数種類のPCM信号が送出される。し
かるのち、第２フレームには、前述した相対アド
レス制御情報ｃiによつて相対アドレス値がイン
クリメントされ、同相対アドレス値と前記ベース
アドレス値とによつて定められる（ａj+1）なる
アドレスデータによつて、PCM信号の第２サン
プリング情報が１フレームに亘つて各チヤンネル
毎に順次送出される。このようにしてPCM信号
記憶装置１７に収納されたPCM信号が順次読み
出され、同信号の最終アドレスに達したとき、今
度は前記制御情報ｃiによつて相対アドレス値が
デクリメントされるようになる。このデクリメン
トは１フレームに亘る複数種類のPCM信号が多
重化されて送出される毎に行われるものであり、
相対アドレス値が零、つまりPCM信号アドレス
がそのベースアドレスに達する迄行われる。しか
るのち、再び制御情報ｃiに基づいてインクリメ
ント処理を行い、これを順次繰り返して行われ
る。このようなPCM信号の発生は次のような理
由に基づくものである。即ち、リングバツクトー
ン等のPCM信号は一般に一定の周波数信号で構
成されている。そして例えば時分割多重化の周
期、つまり信号のサンプリング周期に対して、例
えば第９図に示すように偶数回のサンプリングに
よつて同じ情報を繰り返したり、あるいは第１０
図に示すように奇数回のサンプリングによつて同
じ情報を繰り返すものが殆んどである。従つて、
今、第９図に示されるPCM信号の場合には、第
１のサンプリング情報a0を送出し、続いて第２、
第３のサンプリング情報a1，a2を送出したのち第
４のサンプリング点においては前記第２のサンプ
リング情報a1を送出することによつてその目的を
達する。そして、第５のサンプリング点にあつて
は前記第１のサンプリング情報a0を送出すればよ
い。また負の半サイクルにあつては先に送出した
正の半サイクルの情報の極性符号を反転して送出
することにより、その目的を達する。また第１０
図に示されるPCM信号にあつては、第１、〜、
第４のサンプリング情報a0，a1，a2，a3を送出し
たのち、同情報の極性符号を反転して、逆にa3，
a2，a1，a0と順次送出することによりその目的を
達する。従つて前記したように相対アドレス値を
インクリメント、デクリメントしながらそのベー
スアドレスに加算してPCM信号アドレスとすれ
ば、少ないPCM信号のサンプリング情報を以つ
て極めて効果的なPCM信号の送出を可能とする
ことができる。尚、第９図、第１０図に示すよう
な対称性を有しないPCM信号の場合には、その
基本波形のサンプリング情報を順次読み出して、
最終アドレスに達したとき、相対アドレスをリセ
ツトして再びベースアドレスのサンプリング情報
から順次読み出すようにすればよい。 According to the device configured in this way,
Control information specifying a plurality of types of PCM signals to be time-division multiplexed and sent to each channel of the PCM signal highway 2 is set in the control information storage circuit 11. Then, at the start of sending the PCM signal to each channel, the relative address value b i is (0).
Therefore, the addition value of the base address and relative address is obtained as (a j )+(b i =0). In other words, the base address a j itself is the first PCM
Each is created as a signal address. Therefore, the first channel of one frame contains the first sampling information of the first PCM signal specified above,
In other words, the information stored in the base address is PCM
The signal is read out from the signal storage device 17 and sent out.
Then the second channel has a second
The first sampling information of the PCM signal is read out from the storage device 17 and sent out, and a plurality of types of PCM signals are sent out sequentially over one frame. After that, in the second frame, the relative address value is incremented by the above-mentioned relative address control information c i and an address (a j+1 ) determined by the same relative address value and the base address value is generated. According to the data, second sampling information of the PCM signal is sequentially transmitted for each channel over one frame. In this way, the PCM signals stored in the PCM signal storage device 17 are sequentially read out, and when the final address of the signal is reached, the relative address value is decremented by the control information c i . Become. This decrement is performed every time multiple types of PCM signals for one frame are multiplexed and sent out.
This process continues until the relative address value reaches zero, that is, the PCM signal address reaches its base address. After that, the increment process is performed again based on the control information c i and this process is repeated in sequence. The generation of such a PCM signal is based on the following reasons. That is, a PCM signal such as a ringback tone is generally composed of a constant frequency signal. For example, with respect to the time division multiplexing period, that is, the signal sampling period, the same information may be repeated by sampling an even number of times as shown in FIG.
As shown in the figure, most of them repeat the same information by sampling an odd number of times. Therefore,
Now, in the case of the PCM signal shown in FIG. 9, the first sampling information a0 is sent out, and then the second,
After sending out the third sampling information a 1 , a 2 , the purpose is achieved by sending out the second sampling information a 1 at the fourth sampling point. Then, at the fifth sampling point, the first sampling information a0 may be sent. Further, in the case of a negative half cycle, the purpose is achieved by inverting the polarity sign of the information of the previously transmitted positive half cycle and transmitting it. Also the 10th
For the PCM signals shown in the figure, the first, ~,
After sending out the fourth sampling information a 0 , a 1 , a 2 , a 3 , the polarity sign of the same information is reversed, and conversely, a 3 ,
The purpose is achieved by sending a 2 , a 1 , and a 0 sequentially. Therefore, as described above, if the relative address value is incremented and decremented and added to the base address to obtain the PCM signal address, it is possible to transmit the PCM signal extremely effectively with less sampling information of the PCM signal. be able to. In addition, in the case of a PCM signal that does not have symmetry as shown in FIGS. 9 and 10, the sampling information of its basic waveform is sequentially read out,
When the final address is reached, the relative address may be reset and the sampling information of the base address may be read out sequentially again.
このように本発明装置によれば、従来装置と異
つて、時分割多重化されるチヤンネル毎にPCM
信号の制御を容易に行うことができる。しかも複
数種類のPCM信号の基本成分だけをPCM信号記
憶装置１７に記憶させておき、これを順次選択的
に読み出してハイウエイ２に送出することによつ
て時分割多重化したPCM信号の送出を行い得
る。従つて、メモリ容量の大幅な削減をはかるこ
とができ、またチヤンネル数の増加に対しても容
易に対処することができる。更には、従来装置の
ようにPCM信号毎の独立した制御を要しない為
に、PCM信号を増加させても読み出し制御回路
を格別に設ける必要もない。従つてメモリを効果
的に使用した高効率のPCM信号送出を行い得
る。またメモリ容量を少くすることができる為、
結果的にコストの低減をはかることができる。か
くしてここに、簡易な構成の、取扱いの容易な上
述した種々格別の効果を奏するPCM信号発生装
置を提供することができる。 In this way, according to the device of the present invention, unlike conventional devices, PCM
Signals can be easily controlled. Moreover, only the basic components of multiple types of PCM signals are stored in the PCM signal storage device 17, and by sequentially and selectively reading out and transmitting them to the highway 2, a time-division multiplexed PCM signal is transmitted. obtain. Therefore, the memory capacity can be significantly reduced, and an increase in the number of channels can be easily dealt with. Furthermore, unlike the conventional device, independent control for each PCM signal is not required, so even if the number of PCM signals is increased, there is no need to provide a special readout control circuit. Therefore, it is possible to perform highly efficient PCM signal transmission using memory effectively. Also, since the memory capacity can be reduced,
As a result, costs can be reduced. Thus, it is possible to provide a PCM signal generating device that has a simple configuration, is easy to handle, and provides the above-mentioned various outstanding effects.
尚、本発明は上記実施例に限定されるものでは
ない。例えばPCM信号の種類やその数は適宜定
めればよいものであり、また時分割多重化される
チヤンネル数、多重化同期等も仕様に応じて定め
ればよい。また本装置は電話交換機のトーン信号
を発するPCM信号発生装置として特にその効果
を発揮するが、計算機システム等の制御情報出力
に用いるようにしてもよい。要するに本発明は、
その要旨を逸脱しない範囲で種々変形して実施す
ることができる。 Note that the present invention is not limited to the above embodiments. For example, the type and number of PCM signals may be determined as appropriate, and the number of channels to be time-division multiplexed, multiplex synchronization, etc. may also be determined according to specifications. Furthermore, although this device is particularly effective as a PCM signal generator for generating tone signals for telephone exchanges, it may also be used for outputting control information for computer systems and the like. In short, the present invention
Various modifications can be made without departing from the gist of the invention.
第１図は従来装置の一例を示す概略構成図、第
２図は本発明装置の一実施例を示す概略構成図、
第３図から第１０図はそれぞれ同実施例装置の作
用を説明する為の図である。
１……PCM信号発生制御装置、２……PCM信
号ハイウエイ、１１……制御情報記憶回路、１２
……チヤンネル指定制御装置、１３……ベースア
ドレス作成装置、１４……相対アドレス制御装
置、１５……相対アドレス作成装置、１６……
PCM信号アドレス作成装置、１７……PCM信号
記憶装置。
FIG. 1 is a schematic configuration diagram showing an example of a conventional device, FIG. 2 is a schematic configuration diagram showing an embodiment of the present invention device,
FIGS. 3 to 10 are diagrams for explaining the operation of the apparatus of the embodiment, respectively. DESCRIPTION OF SYMBOLS 1... PCM signal generation control device, 2... PCM signal highway, 11... Control information storage circuit, 12
... Channel designation control device, 13 ... Base address creation device, 14 ... Relative address control device, 15 ... Relative address creation device, 16 ...
PCM signal address generation device, 17... PCM signal storage device.
Claims (1)
のPCM信号を記憶したPCM信号記憶装置と、こ
のPCM信号記憶装置に記憶されたPCM信号の各
ベースアドレスを記憶したベースアドレス記憶装
置と、前記PCM信号記憶装置に記憶された前記
PCM信号の各信号長を示す情報を記憶した相対
アドレス制御装置と、上記ベースアドレス記憶装
置および相対アドレス制御装置を前記PCM信号
ハイウエイの時分割多重化される複数のチヤンネ
ルに対応して順次アドレス指定して各チヤンネル
にそれぞれ送出するPCM信号のベースアドレス
とその信号長を示す情報とを順に読出す手段と、
前記各チヤンネルに送出するPCM信号の信号長
を示す情報に従つて該PCM信号に対する相対ア
ドレスをそれぞれ作成する手段と、この相対アド
レスと前記ベースアドレスとを加算したデータで
前記PCM信号記憶装置をアドレス指定してPCM
信号を読出すPCMアドレス作成装置とを具備し
たことを特徴とするPCM信号発生装置。 ２ PCM信号に対する相対アドレスをそれぞれ
作成する手段は、各チャンネルに対応したカウン
タからなり、PCM信号記憶装置からの各チヤン
ネルに対するPCM信号の読出しの都度、そのカ
ウンタ値を０からその信号長を示す値までアツ
プ・ダウン制御して上記各PCM信号に対する相
対アドレスをそれぞれ作成するものである特許請
求の範囲第１項記載のPCM信号発生装置。 ３ 各PCM信号の信号長を示す情報は、PCM信
号記憶装置に記憶された各PCM信号の最終アド
レスからなるものであつて、この最終アドレスと
そのPCM信号のベースアドレスとからその信号
長が求められるものである特許請求の範囲第１項
記載のPCM信号発生装置。[Claims] 1. A PCM signal storage device that stores a plurality of types of PCM signals to be sent to a PCM signal highway, and a base address storage device that stores each base address of the PCM signals stored in this PCM signal storage device. and the above stored in the PCM signal storage device.
A relative address control device that stores information indicating the length of each PCM signal, and the base address storage device and relative address control device are sequentially addressed in correspondence to a plurality of time-division multiplexed channels of the PCM signal highway. means for sequentially reading information indicating the base address and the signal length of the PCM signal to be transmitted to each channel;
means for creating a relative address for each PCM signal according to information indicating the signal length of the PCM signal to be sent to each channel; and addressing the PCM signal storage device with data obtained by adding the relative address and the base address. Specify PCM
1. A PCM signal generation device comprising: a PCM address generation device for reading out signals. 2. The means for creating relative addresses for PCM signals each consists of a counter corresponding to each channel, and each time the PCM signal for each channel is read from the PCM signal storage device, the counter value is changed from 0 to a value indicating the signal length. 2. The PCM signal generating device according to claim 1, wherein the PCM signal generating device generates relative addresses for each of the PCM signals by performing up and down control. 3 Information indicating the signal length of each PCM signal consists of the final address of each PCM signal stored in the PCM signal storage device, and the signal length can be determined from this final address and the base address of the PCM signal. A PCM signal generating device according to claim 1, wherein the PCM signal generating device is
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6291478A JPS54154206A (en) | 1978-05-26 | 1978-05-26 | Pcm signal generating device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6291478A JPS54154206A (en) | 1978-05-26 | 1978-05-26 | Pcm signal generating device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54154206A JPS54154206A (en) | 1979-12-05 |
| JPS6212708B2 true JPS6212708B2 (en) | 1987-03-20 |
Family
ID=13213990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6291478A Granted JPS54154206A (en) | 1978-05-26 | 1978-05-26 | Pcm signal generating device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54154206A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595293A (en) * | 1982-06-30 | 1984-01-12 | 富士通株式会社 | Audible sound signal generator |
| JPS5970354A (en) * | 1982-10-15 | 1984-04-20 | Matsushita Electric Ind Co Ltd | Tone signal generator |
-
1978
- 1978-05-26 JP JP6291478A patent/JPS54154206A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54154206A (en) | 1979-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2031055A1 (en) | Programmable multiplexing techniques for mapping a capacity domain into a time domain within a frame | |
| CA2139972A1 (en) | Data converting device | |
| US4571723A (en) | Pulse code modulated digital telephony tone generator | |
| JPS6212708B2 (en) | ||
| KR960027364A (en) | Digital Audio Signal Mixing Circuit | |
| GB1581477A (en) | Apparatus for synthesising verbal announcements | |
| US4092497A (en) | Connection network for PCM TDM automatic telephone exchange equipment | |
| JPH0218632B2 (en) | ||
| KR930011547A (en) | DTMF Signal Generator Using Memory | |
| JPS5864862A (en) | Digital audible tone generating circuit | |
| JP2985181B2 (en) | Multiplex converter | |
| JPS60236351A (en) | Digital tone generator for transmission of plural sounds | |
| JP2653439B2 (en) | Waveform data writing control device for sound generator | |
| JPS56153876A (en) | Tone transmission system | |
| JPS6130197A (en) | Pb signal generating circuit | |
| JPS6231360B2 (en) | ||
| KR100205063B1 (en) | A pcm tone generator | |
| KR950002343A (en) | Digital Voice Storage Device in Voice Information Service System | |
| JPS58108597A (en) | Synthetic voice generator | |
| JPS6022861A (en) | Signal voice generator | |
| JPH0329350B2 (en) | ||
| KR940013251A (en) | Gamma Correction Method and Correction Circuit | |
| JPS62253263A (en) | Digital audible sound producing circuit | |
| JPS63209237A (en) | data transmission equipment | |
| JPS62265849A (en) | Signal tone generating device |