JPS62128158A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62128158A
JPS62128158A JP60268732A JP26873285A JPS62128158A JP S62128158 A JPS62128158 A JP S62128158A JP 60268732 A JP60268732 A JP 60268732A JP 26873285 A JP26873285 A JP 26873285A JP S62128158 A JPS62128158 A JP S62128158A
Authority
JP
Japan
Prior art keywords
resin
stage
semiconductor chip
epoxy resin
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60268732A
Other languages
English (en)
Inventor
Riichi Masuda
増田　利一
Masao Takehiro
武広　正雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60268732A priority Critical patent/JPS62128158A/ja
Publication of JPS62128158A publication Critical patent/JPS62128158A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/141—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being on at least the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 樹脂封止型の半導体装置の改良であって、回路素子を形
成した半導体チップを搭載したステージの下部に樹脂の
漏洩を防ぐ板状の絶縁性部材が設置された状態で、この
ステージ近傍がシリコーン樹脂とエポキシ樹脂を化学的
に反応させた低応力の樹脂にてポツテング成形され、こ
のポツテング成形された樹脂の周辺部が、エポキシ樹脂
のような高耐湿でかつ高応力樹脂にてトランスファ成形
され、半導体チップの周囲を被覆しているＰＳＧ（燐珪
酸ガラス）膜に樹脂の硬化の際の歪力が掛かるのを緩和
し、かつ大気中の水分が樹脂封止された半導体チップに
１ぢ透しないようにした半導体装置。
〔産業上の利用分野〕
本発明は樹脂封止型の半導体装置の改良に係り、回路素
子を形成した半導体チップの表面を保護するＰＳＧ膜の
ような表面保護膜が、樹脂封止の際の樹脂の硬化時に発
生する歪力によって、クラックを発生しないようにした
半導体装置に関する。
このような樹脂封止型の半導体装置を製造する場合、通
常回路素子を形成した半導体チップの表面にｐｓｃｌｌ
ＩＡのような表面保護膜を被覆して、樹脂中の水分が半
導体チップ内に導入されるのを阻止する構造がとられて
いる。
このような半導体チップの表面を被覆する表面保護膜は
、樹脂が硬化する際に樹脂に発生する機械的歪みによっ
てクラックを発生しないようにすることが要望されてい
る。
〔従来の技術〕
このような樹脂封止型の半導体装置の従来の構造につい
て第２図を用いて説明する。
第２図は従来の樹脂封止型半導体装置の構造を示す断面
図で、図示するように回路パターンを形成して所定の寸
法にスクライビングされたシリコン（Ｓｉ）よりなる半
導体チップ１は金をメタライズされた鉄−ニソケル（Ｆ
ｅ−Ｎｉ）合金よりなるリードフレームのステージ２上
に設置され、メタライズされた金とＳｉとが共晶点を有
し、合金を形成する性質を利用してリードフレームの加
熱によって半導体チップ１がステージ２上に固着されて
いる。
その後、半導体チップ１とリードフレームの端子３との
間が、金線４を用いたボンディングにより接続された後
、この半導体チップ１とステージ３と金線４と端子３の
一部が、耐湿性には優れているが、硬化する時に大きい
歪みを発生する高応力の樹脂であるエポキシ樹脂５を用
いてトランスファ法によって樹脂封止されている。
〔発明が解決しようとする問題点〕
然し、このような従来の構造の半導体装置では、硬化す
る時に機械的歪みの発生しやすい高応力の樹脂で半導体
チップが封止されているため、樹脂が硬化する際に、こ
の半導体チップに樹脂より水分が導入されるのを防止す
るのを目的として、半導体チップの表面に被覆されてい
るＰＳＧ膜のような表面保護膜が、クラックを発生する
ような不都合を生じる。
ｃ問題点を解決するための手段〕 本発明は上記した欠点を除去し、樹脂封止の際の樹脂の
硬化によって半導体チップの表面を被覆しているｐｓＧ
膜のような表面保護膜にクランクが発生しないようにし
た半導体装置の提供を目的とする。
本発明の半導体装置は第１図に示すように、回路素子を
形成した半導体チップ１が搭載されているステージ２の
下部に板状の絶縁性部材１１が設置され、該ステージ近
傍が第１の低応力の樹脂１２にてポツテング成形され、
該ポツテング成形された樹脂１２の周囲が、第２の高耐
湿でかつ高応力の樹脂１３にてトランスファモールド成
形されている。
〔作用〕
本発明の半導体装置は、ステージ２の下部にエポキシ樹
脂板のような板状の絶縁性部材１１が固着され、この絶
縁性部材１１によって、ステージ２上に固着されている
半導体チップ１上にポツティング注入される低応力樹脂
１２が、ステージ２の下部に漏洩しないようにする。
更にステージ２の近傍がエポキシ樹脂とシリコーン樹脂
を化学的に反応させた低応力の樹脂１２によってポツテ
ング成形された後、その硬化した低応力の樹脂１２の周
囲が高応力で、かつ耐湿性の大きいエポキシ樹脂１３に
よってトランスファ成形されており、このようにして半
導体チップ１の周囲に形成されているＰＳＧ膜のような
表面保護膜が、樹脂の硬化の際にクラックを発生しない
ようにする。
〔実施例〕
以下、図面を用いて本発明の一実施例につき詳細に説明
する。
第１図は本発明の半導体装置の構造を示す断面図である
。
第１図に示すように、本発明の半導体装置は、回路パタ
ーンを形成した半導体チップ１がリードフレームのステ
ージ２の上に設置され、ステージ２を加熱することで、
ステージ２上に形成した金のメタライズ層と半導体チッ
プ１のＳｉの共晶合金の形成によって低温で固着されて
いる。
このステージ２の下部にはエポキシ樹脂板よりなる板状
の絶縁性部材１１が、エポキシ樹脂等を用いて固着され
ている。更に半導体チップｌは、す−ドフレームの端子
３と金線４を用いてポンディング接続されている。この
ような半導体チップ１が搭載されたステージ２、金線４
、端子３の一部はシリコーン樹脂とエポキシ樹脂を化学
的に反応して合成した耐湿性には劣るが、硬化の際の機
械的歪みの少ない、即ち低応力の樹脂１２によってポツ
テング形成される。そしてこのポツテング成形された樹
脂１２の周囲には耐湿性が大で、かつ機械的強度の大き
い、即ち高応力のエポキシ樹脂１３によってトランスフ
ァ成形される。
このようにすれば、半導体チップ１の表面は、耐湿性は
劣るが低応力の樹脂に依って被覆されているので、この
樹脂が硬化する際の機械的歪みは少なく、そのため半導
体チップ１の表面を被覆している表面保護膜にクラック
を発生しない。またこの低応力樹脂の周囲は耐湿性が大
きく、かつ高応力の樹脂に依って被覆されているので、
大気中の水分が内部の半導体チップ１に到達するのが避
けられ、また機械的強度が大のため機械的な衝撃に対し
ても抵抗力のある半導体装置が得られる。
尚、以上述べた実施例では、樹脂の漏洩を防ぐためにス
テージ２の下部にエポキシ樹脂を接着して°固定したが
、上記したエポキシ樹脂に限らず、セラミック板のよう
な絶縁性部材を用いても良い。
〔発明の効果〕
以上述べたように、本発明の半導体装置によれば、半導
体チップの表面を被覆している表面保護膜が樹脂の硬化
の際にクラックを発生しないため、高信頼度の半導体装
置が得られる。また周囲が耐湿性が大で機械的強度の大
きい樹脂にて被覆されているので、機械的衝撃に対して
も抵抗力があり、また耐湿性に冨む高信頼度の半導体装
置が得られる効果がある。
【図面の簡単な説明】
第１図は本発明の半導体装置の平面図、第２図は従来の
半導体装置の断面図である。 図に於いて、 １は半導体チップ、２はステージ、３は端子、４は金線
、１１は絶縁性部材、１２は低応力樹脂、１３は高応力
樹脂を示す。 停年治り冴甚ｌｅ打面図 第１図 従車褐す府側１跡ｆｉ７ｆｆｉ 第　２　図

Claims (1)

    【特許請求の範囲】
  1. 回路素子を形成した半導体チップ（１）が搭載されてい
    るステージ（２）の下部に板状の絶縁性部材（１１）が
    設置され、該ステージ（２）近傍が第１の低応力の樹脂
    （１２）にてポッテング成形され、該ポッテング成形さ
    れた樹脂（１２）の周囲が、第２の高耐湿でかつ高応力
    の樹脂（１３）にてトランスファ成形されていることを
    特徴とする半導体装置。
JP60268732A 1985-11-28 1985-11-28 半導体装置 Pending JPS62128158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60268732A JPS62128158A (ja) 1985-11-28 1985-11-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60268732A JPS62128158A (ja) 1985-11-28 1985-11-28 半導体装置

Publications (1)

Publication Number Publication Date
JPS62128158A true JPS62128158A (ja) 1987-06-10

Family

ID=17462575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60268732A Pending JPS62128158A (ja) 1985-11-28 1985-11-28 半導体装置

Country Status (1)

Country Link
JP (1) JPS62128158A (ja)

Similar Documents

Publication Publication Date Title
US7037756B1 (en) Stacked microelectronic devices and methods of fabricating same
US5441918A (en) Method of making integrated circuit die package
US4766095A (en) Method of manufacturing eprom device
US4139859A (en) Semiconductor device package
US7868430B2 (en) Semiconductor device
JPS6077446A (ja) 封止半導体装置
JPS5821850A (ja) 樹脂封止型半導体装置
USH73H (en) Integrated circuit packages
JPS62128158A (ja) 半導体装置
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
CN101097904A (zh) 减少翘曲的封装结构
JPH0272656A (ja) 半導体素子の封止構造
JPS61240664A (ja) 半導体装置
JPH05183072A (ja) 半導体装置
JP3014873B2 (ja) 半導体装置の製造方法
JPS6083337A (ja) 半導体装置の製造方法
JPH0779149B2 (ja) 樹脂封止型半導体装置
JPH0526760Y2 (ja)
JP2710207B2 (ja) 半導体装置およびその製造方法
JPH06334106A (ja) 樹脂封止型半導体装置
JPS61207037A (ja) Ｉｃパツケ−ジ
JPH01205454A (ja) リードフレーム
JPS6066836A (ja) 封止半導体装置
JPS6269538A (ja) 樹脂封止半導体装置
JPH03265161A (ja) 樹脂封止型半導体装置