JPS6212920B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は複数桁の情報を上・下２段表示する液
晶表示装置の駆動回路に関する。 従来、電子式卓上計算機（以下電卓という。）
等に用いられる液晶表示装置は、一般に第１図ａ
に示すように２枚のガラス基板１及び２の間に液
晶３を介在させ、一方のガラス基板１の内面にア
ルミニウム等から成る対向電極４を設け、他方の
ガラス基板２にはセグメント電極ａ，ｂ，ｃ，…
……ｈを設け、上記電極間に電圧を印加すること
によつて数字等の文字を表示していた。このよう
な液晶表示装置を用いて複数桁の数字等の文字情
報を表示する場合には、第１図ｂに示す様に、ガ
ラス基板２には日文字形で示されるセグメント電
極ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ及び小数点用電極
ｈが酸化インジウム等の透明導電物質によつて表
示桁数分形成され、それぞれ同一のセグメント電
極は共通に接続されて引出されている。また他方
のガラス基板１にはセグメント電極と対向するよ
うに各桁毎の対向電極４が形成されている。この
ような液晶表示装置においてはセグメント電極の
引出し線は相互の接続線を交叉することなしに引
出すことができないため、プリント配線において
多層配線を施す必要がある。 また最近では、このような多層配線の手数を少
なくするために第１図ｃに示すように対向電極を
セグメント形にしたものも提案されている。この
様にして構成された液晶表示装置が一般に電卓等
の表示装置として用いられており、該液晶表示装
置は通常８〜12桁の表示素子が一列に配列され、
時分割表示されるために同時に一つの情報しか表
示できない構造となつている。そのため例えば
“Ａ×Ｂ”という計算を行う場合、“Ａ”という数
値情報をキー入力すれば液晶表示装置に数値情報
“Ａ”が表示され、次に“×”→“Ｂ”という順
にキー入力すれば数値情報“Ｂ”を入力した時点
で、前記数値情報“Ａ”を所定の記憶装置に記憶
させ“Ａ”の表示を消去し、数値情報“Ｂ”を該
液晶表示装置に表示していた。 しかしながら、近年学童等の計算練習のための
機能をも備えた電卓が要望されており、その様な
電卓の場合、計算式、例えば“Ａ×Ｂ”の数値情
報および演算記号等の全ての計算式を表示装置上
に表示するのが望ましいが、上述した様な８〜12
桁一列に配列した液晶表示装置では、その機能を
果すことができない。そこで、単に同一の液晶表
示装置を２つ上・下に配設し、演算数・被演算数
をそれぞれ、上・下に表示することも考えられる
が、この様にすると液晶表示装置の電極の引き出
し線が従来の２倍となるため、その制御回路も従
来の表示装置の２倍必要となり、装置自体がコス
ト高になると共に信頼性低下の原因となる。ま
た、別の方法として、上・下２段の表示装置を一
体に形成して同一セグメントを共通に結線して、
前述の端子数を減ずる方法も考えられるが、上・
下段の同一セグメント電極を結線すると、対向電
極の結線のための電極とセグメント電極結線のた
めの電極とが、セグメント電極以外の位置で交差
してしまうため、液晶表示装置の接続端子を同一
方向に配置することができず、結果的に表示装置
の両側に接続端子を出さなければならず、又端子
数もそれほど減ずることができない。 そこで、本発明は液晶表示装置を用いて上・下
２段表示をする場合に上述の様な従来の問題点を
除去するために、上・下２段に配設された表示用
セグメント電極と該セグメント電極に液晶を介し
て対向する対向電極をもセグメント型に形成し、
これらのセグメント電極・対向電極の結線構造
を、それぞれの結線が交差することなく且つそれ
ぞれの接続端子が同一方向に引き出し得る結線構
造とし、その結線構造の液晶表示装置の駆動を良
好に行なう駆動回路を提供するものである。 以下本発明を図面と共に詳細に説明する。第２
図ａ，ｂは本発明に係る上下２段の表示装置を一
体に形成した表示装置の結線構造の一例を示す。
但し第２図ａ，ｂに示される表示装置は計算練習
機能を備えた電子式卓上計算機の表示装置であつ
て数値情報表示部の前に演算記号を表示する電極
“〓”が位置する。 同図ａはセグメント電極の結線構造を示し、
上・下２段に配設されたセグメント電極ａ〜ｈは
ガラス基板の表面に蒸着法及びフオトエツチング
によつて酸化インジユーム等の透明金属薄膜によ
つて上・下段の各桁毎に形成されている。この様
にして形成された表示用セグメント電極の接続端
子は上・下段共通に接続され各桁毎に４つのグル
ープに分け引き出している。具体的には、上段の
ｂ，ｃ，ｈセグメントと下段のｈセグメントを第
１のグループＡとし、上段のｇ，ｄセグメントと
下段のａ，ｂセグメントを第２のグループＢと
し、上段のａ，ｆセグメントと下段のｅ，ｄセグ
メントを第４のグループＤとし、上段のｅセグメ
ントと下段のｆ，ｇ，ｃセグメントを第３のグル
ープＣとして接続している。 同図ｂは対向電極の結線構造を示し、上・下段
に配設されたセグメント型に形成された対向電極
ａ〜ｈは背面ガラス基板の表面に酸化インジユー
ム等の透明金属膜あるいはアルミニウム等の対向
電極用金属膜が蒸着法あるいは印刷法によつて形
成され、この対向電極はガラス基板表面に全桁の
表示セグメント電極部分を包含するようにコーテ
ングされている。この様にして形成した対向電極
の接続端子を横方向に４つのグループに分け引き
出している。具体的には、上段ａ，ｂ，ｅ，ｇセ
グメントを第１のグループH₁とし、上段のｃ，
ｄ，ｆセグメントと下段のｆセグメントを第２の
グループH₂とし、上段のｈセグメントと下段の
ａ，ｅ，ｇセグメントを第３のグループH₃と
し、下段のｂ，ｃ，ｄ，ｈセグメントを第４のグ
ループH₄として各桁の対向電極を接続してい
る。 第３図は上述の様な結線の液晶表示装置を駆動
する本発明に係る駆動回路における制御回路のブ
ロツク図である。同図において５は上段表示用レ
ジスタ、６は上段表示用４ビツトバツフア、７は
上段表示用デコーダ、８は下段表示用レジスタ、
９は下段表示用４ビツトバツフア、１０は下段表
示用デコーダ、１１_A〜Dはオアゲート、１２_A〜D
は表示用バツフアレジスタ、１３_A〜Dはセグメン
トドライバー、１４は上下段のセグメント電極グ
ループ選択信号の発生を制御する信号α，βを発
生する２進カウンタ、１５は対向電極選択信号発
生回路、Ａ〜Ｄは上記セグメント電極グループを
選択する選択信号、A₁〜A₆，B₁〜B₆，C₁〜C₆，
D₁〜D₆はそれぞれの桁に対応した上述のセグメ
ント電極の第１〜第４グループを選択する選択信
号である。上・下段表示用レジスタ５，８の内容
は４ビツトバツフア６，９及びデコーダ７，１０
を介してセグメント電極グループ選択信号Ａ〜Ｄ
に変換される。この変換はα，βの信号情報に基
づいてなされる。この場合上段表示用レジスタ５
の内容は、上段表示用デコーダ７で、下段表示用
レジスタ８の内容は下段表示用デコーダ１０でデ
コードされ、オアゲート１１_A〜１１_Dを介して、
それぞれのバツフアレジスタ１２_A〜１２_Dに入力
され記憶される。上記バツフアレジスタ１２_A〜
１２_Dに記憶された各桁のセグメント電極グルー
プ選択信号は、セグメントドライバー１３_A〜１
３_Dに移され、実際に各セグメント電極に印加さ
れる電圧に変換される。上記２進カウンタ１４は
α，β信号を発生させると同時に対向電極選択信
号発生回路１５に基準信号として入力され、対向
電極の第１〜第４のグループ選択信号H₁〜H₄を
発生する。 なお本実施例においては上・下段表示用デコー
ダ７，１０は下記第１表、第２表に示す様に４ビ
ツトバツフア６，９の数値情報をセグメント電極
の第１〜第４の各グループの選択信号Ａ，Ｂ，
Ｃ，Ｄに変換して出力する。

【表】

【表】 上記第１表・第２表はセグメント型に形成され
た対向電極の第１〜第４のグループH₁〜H₄が発
生している時間にセグメント電極の第１〜第４の
グループ（Ａ〜Ｄ）が、この第１表・第２表の条
件でバツフアレジスタ１２_A〜１２_Dに入力記憶さ
れていると、所望の数字（０〜９）が表示できる
ことを表わしている。 以下第４図のタイムチヤートにもとずいて“１
＋２”の計算を行う場合に、上段の表示部に数値
“１”下段の表示部に数値“２”を表示する方法
について述べる。まず、キー入力手段（図示せ
ず）により、数値“１”を入力すると上段表示用
レジスタ５に数値“１”のコード“0001”が入力
され、同時に４ビツトバツフア６に導入される。
この４ビツトバツフア６に導入された数値情報は
上段表示用デコーダ７に入力され、バイナリ信号
α，βに応じてセグメント電極グループ選択信号
Ａ〜Ｄを発生する。この上段表示用デコーダ７で
は前記第１表に従つて第４図の“”の時間に対
向電極の第１のグループを選択するH₁の時間で
表示する表示セグメント電極グループの情報A₁
＝１、A₂〜A₆＝０、をオアゲート１１_Aを介して
バツフアレジスタ１２_Aに、B₁〜B₆＝０をオアゲ
ート１１_Bを介してバツフアレジスタ１２_Bに、
C₁〜C₆＝０をオアゲート１１_Cを介してバツフア
レジスタ１２_Cに、D₁〜D₆＝０をオアゲート１１
_Dを介してバツフアレジスタ１２_Dに記憶させる。
この様にしてバツフアレジスタ１２_A〜Dに表示情
報を記憶させ、対向電極の第１のグループを選択
する信号H₁の時間で第２図ａ上段の１桁目（左
端）のｂセグメントを表示する。 又第４図の“”の時間に対向電極の第２のグ
ループを選択するH₂の時間で表示するセグメン
ト電極グループの情報A₁＝１、A₂〜A₆＝０をオ
アゲート１１_Aを介してバツフアレジスタ１２_A
に、B₁〜B₆＝０をオアゲート１１_Bを介してバツ
フアレジスタ１２_Bに、C₁〜C₆＝０をオアゲート
１１_Cを介してバツフアレジスタ１２_Cに、D₁〜
D₆＝０をオアゲート１１_Dを介してバツフアレジ
スタ１２_Dに記憶させる。そして対向電極の第２
のグループを選択するH₂の時間で第２図ａ上段
の１桁目（左端）のｃセグメントを表示する。 又第４図の“”の時間で対向電極の第３のグ
ループを選択するH₃の時間で表示するセグメン
ト電極グループの情報をオアゲート１１_A〜１１_D
を介して、バツフアレジスタ１２_A〜１２_Dに記憶
させ、対向電極の第３のグループを選択するH₃
の時間でその情報を表示させる。 上述の様に逐次信号処理して数値“１”を上段
の表示部に表示し、次に加算指示キー“＋”をキ
ー入力して第２図に示す演算記号表示部に“＋”
記号を表示する。 次に数値情報“２”を入力すると、下段表示用
レジスタ８に数値“２”のコード“0010”が入力
され、同時に４ビツトバツフア６に導入されると
共に下段表示用デコーダ１０に“0010”の情報が
入力され、セグメント電極グループ選択信号Ａ〜
Ｄを発生する。このデコーダ１０では、前記第２
表に従い“”の時間に前記情報“0010”をデコ
ードし、A₁〜A₆＝０、B₁〜B₆＝０、C₁〜C₆＝
０、D₁〜D₆＝０をそれぞれオアゲート１１_A〜１
１_Dを介して、バツフアレジスタ１２_A〜１２_Dに
記憶させる。また同様に、“”の時間にA₁〜A₆
＝０、B₁＝１・B₂〜B₆＝０、C₁＝１・C₂〜C₆＝
０、D₁＝１・D₂〜D₆＝０を上記と同様にバツフ
アレジスタ１２_A〜１２_Dに記憶させ、の時間に
A₁〜A₆＝０、B₁＝１・B₂〜B₆＝０、C₁〜C₆＝
０、D₁＝１・D₂〜D₆＝０をバツフアレジスタ１
２_A〜１２_Dに記憶させる。 この様にしてバツフアレジスタ１２_A〜１２_Dに
記憶された各セグメント電極グループ選択信号を
対向電極選択信号H₁〜H₄の間にそれぞれ印加し
結果的に数値“２”を表示する。 なお、本実施例におけるデコーダ７は“”の
タイミングではデコードせず、又デコーダ１０は
“”のタイミングではデコードしない構成とな
つている。 また上述の実施例においては第２図ａ，ｂに示
す様なセグメント電極、対向電極の分割について
のみ述べたが、本発明は実施例に限定するもので
なく、電極引き出し線が表示文字部分で交差せ
ず、相互のセグメント電極間を通過しない等の様
に構成されておればどの様なパターン形成として
もよい。 以上詳細に説明した本発明によれば２段表示の
液晶表示装置を電子機器等に使用する場合、その
制御回路を従来の２段表示の液晶表示装置に比し
て約半数の回路で構成することができるためコス
トの低減化を達成できるものである。

【図面の簡単な説明】

第１図ａ，ｂ，ｃは従来の液晶表示装置の構造
を示す図である。第２図は本発明に係る２段表示
の液晶表示装置の要部を示す図である。第３図は
本発明の２段表示の液晶表示装置の駆動回路の制
御回路のブロツク図であり、第４図はその制御回
路の要部のタイムチヤートである。 ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ：セグメント電
極、Ａ〜Ｄ：表示セグメント電極群選択信号、
H₁〜H₄：対向電極群選択信号。

Claims (1)

【特許請求の範囲】
1. １ 上段及び下段の２行からなり各桁に数値セグ
   メント形状の電極が配置されてなる２行多桁数値
   セグメント電極と、該２行多桁数値セグメント電
   極に対向する位置に配置され数値セグメント形状
   の電極からなる２行多桁対向電極と、前記２行多
   桁数値セグメント電極の上段及び下段の対応する
   数値セグメント電極を縦方向に各桁で４グループ
   ずつ分割して配線接続してなる数値セグメント電
   極配線手段と、前記２行多桁対向電極の上段及び
   下段の対向電極を横方向に４グループに分割して
   配線接続してなる対向電極配線手段とを備える液
   晶表示装置の駆動回路であつて、上段表示部にて
   表示する数値情報を記憶する上段表示用レジスタ
   と、該上段表示用レジスタに記憶される数値情報
   の任意の１桁の数値情報を入力し４ビツトのセグ
   メント電極グループ選択信号として出力する上段
   表示用デコーダと、下部表示部にて表示する数値
   情報を記憶する下段表示用レジスタと、該下段表
   示用レジスタに記憶される数値情報の任意の１桁
   の数値情報を入力し４ビツトのセグメント電極グ
   ループ選択信号として出力する下段表示用デコー
   ダと、前記上段表示用デコーダと前記下段表示用
   デコーダの対応する出力線が夫々対になり接続さ
   れる４種のオアゲートと、該４種のオアゲートの
   各々の出力情報信号を記憶する４種のバツフアレ
   ジスタと、該４種のバツフアレジスタに記憶され
   る情報信号を液晶駆動用の電圧信号に変換するセ
   グメントドライバーと、前記２行多桁対向電極を
   接続する４グループの接続配線に夫々４種のタイ
   ミング信号を供給するタイミング信号発生回路
   と、前記上段表示用デコーダ及び前記下段表示用
   デコーダの両方のデコードを前記タイミング信号
   に関連する信号に応じて選択的になさしめるデコ
   ード制御手段とを備えたことを特徴とする液晶表
   示装置の駆動回路。