JPS6053993A - 表示体駆動回路 - Google Patents
表示体駆動回路Info
- Publication number
- JPS6053993A JPS6053993A JP58163604A JP16360483A JPS6053993A JP S6053993 A JPS6053993 A JP S6053993A JP 58163604 A JP58163604 A JP 58163604A JP 16360483 A JP16360483 A JP 16360483A JP S6053993 A JPS6053993 A JP S6053993A
- Authority
- JP
- Japan
- Prior art keywords
- display
- segment
- liquid crystal
- signal
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3644—Control of matrices with row and column drivers using a passive matrix with the matrix divided into sections
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は液晶表示体等の表示体駆動回路に関する。
〈従来技術〉
表示素子は、ＣＲＴ 、ＬＥＤ 、ＬＣＤ 、ＥＬパネ
ル等がコンピューター関連商品に使用されているか、特
に近頃は、低消費電力、少スペース、高品質の要求が強
く、これの対応として、ＬＣＤの多デユーティ駆動化が
進み、液晶の特性改善と同時にリード端子の効率、化が
進んでいる。
ル等がコンピューター関連商品に使用されているか、特
に近頃は、低消費電力、少スペース、高品質の要求が強
く、これの対応として、ＬＣＤの多デユーティ駆動化が
進み、液晶の特性改善と同時にリード端子の効率、化が
進んでいる。
ＬＣＤ表示例として第１図の様な８０Ｘ６４０ドツトの
パネルを作るには、バックプレート・ドライバー１個、
セグメント・ドライバー１６個のＬＳＩか必要となり、
これら１７個のＬＳＩを少スペース６６膳Ｘ２５６−の
面積内に組み込み、更援、６４０Ｘ２＋８０＝１３６０
本の配線を実装することは多層プリント基板をつかって
も困難である。
パネルを作るには、バックプレート・ドライバー１個、
セグメント・ドライバー１６個のＬＳＩか必要となり、
これら１７個のＬＳＩを少スペース６６膳Ｘ２５６−の
面積内に組み込み、更援、６４０Ｘ２＋８０＝１３６０
本の配線を実装することは多層プリント基板をつかって
も困難である。
更に詳細に説明する。
第２図は従来の液晶駆動用ＬＳＩ、ＳＤ、’ 。
・・・ｐｓＤＱ’ｚ を実装した場合の例である。なお
、図に於て、ＣＤＬは共通データ・ラインである、。
、図に於て、ＣＤＬは共通データ・ラインである、。
また、第１図は、その液晶表示素子のパターン及び端子
の様子を示しだものである。つまり、セグメント６４０
本Ｘバックプレート４０本のドツトマトリックスが２組
同一セル内に設けられている。
の様子を示しだものである。つまり、セグメント６４０
本Ｘバックプレート４０本のドツトマトリックスが２組
同一セル内に設けられている。
このようにドツト数の多いＬＣＤは、そのセグメント・
リード端子は上下両端より出力されている。
リード端子は上下両端より出力されている。
したがって、複数のセグメント・ドライバー（ＬＳＩ）
で駆動する場合に、第２図の如く、従来は片側のセグメ
ントを駆動するセグメント・ドライバーＳＤ、’とセグ
メント・リードまでの配線が交差するため、多層構造の
配線基板を用いる必要があった。しかしながら、ＬＣＤ
の端子ピッチが狭くなれば、このような方法では実装不
可能となる。
で駆動する場合に、第２図の如く、従来は片側のセグメ
ントを駆動するセグメント・ドライバーＳＤ、’とセグ
メント・リードまでの配線が交差するため、多層構造の
配線基板を用いる必要があった。しかしながら、ＬＣＤ
の端子ピッチが狭くなれば、このような方法では実装不
可能となる。
〈発明の目的〉
本発明は上述の点に鑑みなされたものであって、上記配
線の交差をなくすことのできる構成を提供することを目
的とするものである。すなわち、本発明は、セグメント
・ドライバーＬＳＩ Ｓ″Ｄｌ〜５ＤＩ６ には同一方
向パターンの考えでパターンを書き込み、かつ、配線量
の最小パターンにＬＳＩを配置しても実装可能にすべぐ
ＬＳＩのビン配列を切り替えることによって可能にする
ものである。
線の交差をなくすことのできる構成を提供することを目
的とするものである。すなわち、本発明は、セグメント
・ドライバーＬＳＩ Ｓ″Ｄｌ〜５ＤＩ６ には同一方
向パターンの考えでパターンを書き込み、かつ、配線量
の最小パターンにＬＳＩを配置しても実装可能にすべぐ
ＬＳＩのビン配列を切り替えることによって可能にする
ものである。
〈実施例〉
第３図は本発明の一実施例であり、各セグメント・ドラ
イバーＳＤ、、・・・、ＳＤｓ 、ＳＤ、、・・・。
イバーＳＤ、、・・・、ＳＤｓ 、ＳＤ、、・・・。
５Ｄ１６ とＬＣＤコネクタ一部間の配線は交差しない
。なお、ＣＤＬは共通データ・ラインである。
。なお、ＣＤＬは共通データ・ラインである。
同図に示す如く、ＬＳＩ端子としてＣＨ端子があり、こ
の端子を電源電圧Ｖｃｃ に結線するか、ＧＮＤに結線
するかによってセグメント信号の出力順方向を選択する
ことができる。
の端子を電源電圧Ｖｃｃ に結線するか、ＧＮＤに結線
するかによってセグメント信号の出力順方向を選択する
ことができる。
以下、その詳細を説明する。
第４図は、液晶表示制御部と、それを使用する計算機部
とを含めて示したシステム構成図である。
とを含めて示したシステム構成図である。
図において、ｌは液晶表示ユニット、２は演算制御部で
あり、液晶表示ユニット１は第５図の如く、液晶表示セ
ル１１と回路基板１２とをゴムコネクター１３により一
体化されている。第５図忙於て、１４はセグメント・ド
ライバー（ＬＳＩ）である。
あり、液晶表示ユニット１は第５図の如く、液晶表示セ
ル１１と回路基板１２とをゴムコネクター１３により一
体化されている。第５図忙於て、１４はセグメント・ド
ライバー（ＬＳＩ）である。
ＳＤｉ〜Ｓ・Ｄ＋ａ は夫々セグメントドライバーであ
り、一つが８０本のセグメント線を駆動する。
り、一つが８０本のセグメント線を駆動する。
ＣＤはコモンドライバーであり、液晶表示セルＬＣＤの
バックプレートにバックプレート信号を出力する。ＢＡ
はバッファアンプであり、液晶駆動用電源電圧をコモン
ドライバーＣＤ及び各セグメントドライバーＳＤＫ供給
する。ＣＰＵはマイクロプロセッサ−１ＣＯＮは表示制
御回路であり、セグメントドライバーＳＤへ表示データ
を転送し、またはセグメントドライバーＳＤから表示デ
ータを読み込む。このデータ転送は何れもビットシリア
ルに行われる。ＲＯＭＩは漢字のフォントパターンを収
録しているリード・オンリー・メモリー、ＲＯＭ２は英
数カナ等のフォントパターンを収録しているリード・オ
ンリー・メモリーである。
バックプレートにバックプレート信号を出力する。ＢＡ
はバッファアンプであり、液晶駆動用電源電圧をコモン
ドライバーＣＤ及び各セグメントドライバーＳＤＫ供給
する。ＣＰＵはマイクロプロセッサ−１ＣＯＮは表示制
御回路であり、セグメントドライバーＳＤへ表示データ
を転送し、またはセグメントドライバーＳＤから表示デ
ータを読み込む。このデータ転送は何れもビットシリア
ルに行われる。ＲＯＭＩは漢字のフォントパターンを収
録しているリード・オンリー・メモリー、ＲＯＭ２は英
数カナ等のフォントパターンを収録しているリード・オ
ンリー・メモリーである。
ＰＳは電源回路であり、バッン７アンプＢＡ、コモンド
ライバーＣＤ及びセグメントドライバーＳＤに電源電圧
Ｖｃｃ を供給する。ＶＴは液晶駆動用電源電圧の可変
調整及び温度補償回路である。
ライバーＣＤ及びセグメントドライバーＳＤに電源電圧
Ｖｃｃ を供給する。ＶＴは液晶駆動用電源電圧の可変
調整及び温度補償回路である。
バッファアンプＢＡはこの電圧を分圧して各レベルの電
源電圧を発生する。
源電圧を発生する。
第６図は一つのセグメントドライバーＳＤのＬＳＩシス
テム構成を示すものである。ＲＡＭは４０Ｘ８０ビツト
のスタティックＲＡＭより成る表示用メモリーであり、
液晶表示セルの表示すべきドツトに対応したビットパタ
ーンを書込むことにより結果的にセグメント信号がＳ。
テム構成を示すものである。ＲＡＭは４０Ｘ８０ビツト
のスタティックＲＡＭより成る表示用メモリーであり、
液晶表示セルの表示すべきドツトに対応したビットパタ
ーンを書込むことにより結果的にセグメント信号がＳ。
−８７Ｑ に出力される。つまり表示用メモｖ−ＲＡＭ
の出力信号はＥＸ−ＯＲゲ−）、レベルシフター（動作
電圧変換回路）、ドライバーより成るブロックＥＬＤに
よりセグメント波形信号に変換される。
の出力信号はＥＸ−ＯＲゲ−）、レベルシフター（動作
電圧変換回路）、ドライバーより成るブロックＥＬＤに
よりセグメント波形信号に変換される。
ＢＡＲは行（ＲＯＷ）アドレスレジスタ、ＣＡＲハ列（
コラム）アドレスレジスタであり、表示用メモ’）−Ｒ
ＡＭの行・列のアドレスを各々指定する。
コラム）アドレスレジスタであり、表示用メモ’）−Ｒ
ＡＭの行・列のアドレスを各々指定する。
第７図は表示用メモ’）−ＲＡＭの記憶内容を表わした
ものであり、コラムＯ〜コラム９．ＲＯＷＯ〜ＲＯＷ３
９まであり、各番地には８ピツトのビットパターンが記
憶される。
ものであり、コラムＯ〜コラム９．ＲＯＷＯ〜ＲＯＷ３
９まであり、各番地には８ピツトのビットパターンが記
憶される。
第８図は第７図に対応する表示例である。つまり、コラ
ムアドレスとビット位置がセグメントに対応し、ＲＯＷ
アドレスがバックプレートの夫々の信号に対応する。
ムアドレスとビット位置がセグメントに対応し、ＲＯＷ
アドレスがバックプレートの夫々の信号に対応する。
ところでこの様なビットパターンは第６図のＳ端子より
ビットシリアルで入力される。同図のＳＲはシリアルレ
ジスタであり、クロック信号ＣＬに同期してデータを入
出力する。ＳＣは信号制御回路であり、ＣＡＨの内容を
ＣＨに応じてデコードし、ＲＡＭのコラムを選択する。
ビットシリアルで入力される。同図のＳＲはシリアルレ
ジスタであり、クロック信号ＣＬに同期してデータを入
出力する。ＳＣは信号制御回路であり、ＣＡＨの内容を
ＣＨに応じてデコードし、ＲＡＭのコラムを選択する。
また、ＳＲの内容をＲＡＭに書き込み、或いはＲＡＭの
内容をＳＲへ読み出す。なお、ＨＣはバックプレート信
号のタイミングに同期するためのカウンタである。
内容をＳＲへ読み出す。なお、ＨＣはバックプレート信
号のタイミングに同期するためのカウンタである。
ＣＨは、前述の如くセグメント信号の出力順方向を選択
する端子である。
する端子である。
第９図はＲＡＭと、その入出力信号の関係を表わしたも
のである。第７図では表示部のドツトと対応させてＲＡ
Ｍの構成を示したが、この第９図は実際の回路配置を示
している。つまり、ＲＡＭより出力される信号Ｓ Ｅｏ
−Ｓ ＥＴ＋１ は第８図の５ｏ−８７−のセグメン
ト信号に対応するが、Ｓ Ｅｏ 、Ｓ Ｅｓ 、−、Ｓ
Ｅ７２で一つのブロックになっている。ＤＯ７〜Ｄｏ
７ はその１０ビツト×４０（ＲＯＷ）のビットに相当
する。１ｏ−１，ｔはこのＲＡＭの８ビツト入力、Ｏ’
Ｄ ｏ 〜ＯＤ７は８ビツト出力である。この入力信
号に応じて、ＲＯＷデコーｆＲＤとコラムセレクタＣ８
とにより選択されたビットをセット又はリセットする。
のである。第７図では表示部のドツトと対応させてＲＡ
Ｍの構成を示したが、この第９図は実際の回路配置を示
している。つまり、ＲＡＭより出力される信号Ｓ Ｅｏ
−Ｓ ＥＴ＋１ は第８図の５ｏ−８７−のセグメン
ト信号に対応するが、Ｓ Ｅｏ 、Ｓ Ｅｓ 、−、Ｓ
Ｅ７２で一つのブロックになっている。ＤＯ７〜Ｄｏ
７ はその１０ビツト×４０（ＲＯＷ）のビットに相当
する。１ｏ−１，ｔはこのＲＡＭの８ビツト入力、Ｏ’
Ｄ ｏ 〜ＯＤ７は８ビツト出力である。この入力信
号に応じて、ＲＯＷデコーｆＲＤとコラムセレクタＣ８
とにより選択されたビットをセット又はリセットする。
また、ＲＯＷデコーダＲＤとコラム上１／クタＣ８とに
より選択されたビットの内容を出力ＯＤｏ〜ＯＤ ７に
読み出す。なお、８７ｗは読み出し／書き込み制御回路
である。
より選択されたビットの内容を出力ＯＤｏ〜ＯＤ ７に
読み出す。なお、８７ｗは読み出し／書き込み制御回路
である。
Ｌｏ ｚＩｇ 、”’ 、Ｌ７はＲＡＭＫ書き込むべき
８ビツト入カデータである。ＣＨ＝１なら、Ｌ７か１７
へ入力され、またＬｏが１６へ入力される。
８ビツト入カデータである。ＣＨ＝１なら、Ｌ７か１７
へ入力され、またＬｏが１６へ入力される。
つまり、Ｌｉがｌｉへ入力される。ＣＨ＝０なら、ＬＯ
が１！７へ、ＬＩがｌｅへ入力される。つまりＬｉが１
７− ｉへ入力される。従って、ＣＨの状態によって、
１バイトデータのビット順位が反転する。一方コラムセ
レクタＣ８へ入力される信号はコラムアドレスレジスタ
ＣＡＲの内容をＣＨの状態に応じてデコードされたもの
であり、次の関係がある。
が１！７へ、ＬＩがｌｅへ入力される。つまりＬｉが１
７− ｉへ入力される。従って、ＣＨの状態によって、
１バイトデータのビット順位が反転する。一方コラムセ
レクタＣ８へ入力される信号はコラムアドレスレジスタ
ＣＡＲの内容をＣＨの状態に応じてデコードされたもの
であり、次の関係がある。
Ａ６’ ＝ＣＨ−Ａ６ ＋ＣＨ−Ａ６
Ａγ′−Ａ７
Ａａ’＝ＣＨ−Ａｓ ＋ＣＨ（Ａｓ■Ａ？ ）Ａ ａ
’ ＝ ＣＨ’ Ａ 、＋てπ（Ａ７＋Ａｓ ・て）こ
こでＡ６〜Ａｏ はコラムアドレスレジスタの内容でＡ
ｎ’〜Ａ ｇ ’ はＣＨによシ変換された４ビツトの
コラムアドレスである０ このコラムアドレスとコラムセレクタは次の関係でデコ
ードされる。
’ ＝ ＣＨ’ Ａ 、＋てπ（Ａ７＋Ａｓ ・て）こ
こでＡ６〜Ａｏ はコラムアドレスレジスタの内容でＡ
ｎ’〜Ａ ｇ ’ はＣＨによシ変換された４ビツトの
コラムアドレスである０ このコラムアドレスとコラムセレクタは次の関係でデコ
ードされる。
つまり、このコラムアドレスもＣＨ倍信号よって反転さ
れるわけぞある。
れるわけぞある。
まだ、第９図に於いて０゜、０１ 、・・・、０７は１
バイトの出力データであり、ＣＨ＝１なら、ＯＤ ｏが
Ｏｏに、ＯＤｌがＯＩに、同様にＯＤｉがＯｉに出力さ
れる。ＣＨ＝０ならＯＤ、がＯ。
バイトの出力データであり、ＣＨ＝１なら、ＯＤ ｏが
Ｏｏに、ＯＤｌがＯＩに、同様にＯＤｉがＯｉに出力さ
れる。ＣＨ＝０ならＯＤ、がＯ。
に、ＯＤ８が０、に、同様にＯＤｉが０□−１に夫々出
力される。このＯｏ〜０□に出力された信号ハ前記シリ
アルレジスタＳＲに入力され、更に演算制御部２へ転送
される。
力される。このＯｏ〜０□に出力された信号ハ前記シリ
アルレジスタＳＲに入力され、更に演算制御部２へ転送
される。
以上のことにより、第３図に示したＳＤｓ 〜ＳＤｓ
のセグメントドライバとＳＤｏ 〜５Ｄ１６のセグメン
トドライバはＣＨ端子の信号を切換えることにより、何
れも同じアドレスに同様の向きに表示データを書き込む
ことができる。
のセグメントドライバとＳＤｏ 〜５Ｄ１６のセグメン
トドライバはＣＨ端子の信号を切換えることにより、何
れも同じアドレスに同様の向きに表示データを書き込む
ことができる。
く効果〉
以上説明したように本発明によれば、従来のような配線
交差をなくすことができ、１）プリント基板の効率使用
をはかることができると共に、２）少スペースに多端子
ＬＳＩの取付可能、 ３）多デュ−ティＬＣＤの実装可
能、 等の効果を奏する、きわめて有用な表示体駆動回
路を得ることができるものである。
交差をなくすことができ、１）プリント基板の効率使用
をはかることができると共に、２）少スペースに多端子
ＬＳＩの取付可能、 ３）多デュ−ティＬＣＤの実装可
能、 等の効果を奏する、きわめて有用な表示体駆動回
路を得ることができるものである。
第４図は８０Ｘ６４０ドツトの液晶表示パネルのパター
ン及び端子の様子を示す図、第２図は従来の液晶駆動用
セグメント・ドライバーＬＳＩの実装状態を示す図、第
３図は本発明に係る液晶駆動用セグメント・ドライバー
ＬＳＩの実装状態を示す図、第４図は液晶表示制御部と
それを使用する計算機部とを含めて示したシステム図、
第５図は液晶表示ユニットの構成を示す図、第６図は本
発明に係るセグメント・ドライバーＬＳＩのシステム構
成を示す図、第７図は表示用メモリの記憶状態図、第８
図は第７図の記憶内容に相当する表示例を示す図、第９
図は表示用メモリとその人出ＳＤＩ 、・・・、ＳＤ＋
ａ：セグメント・ドライバー第２図 第３図
ン及び端子の様子を示す図、第２図は従来の液晶駆動用
セグメント・ドライバーＬＳＩの実装状態を示す図、第
３図は本発明に係る液晶駆動用セグメント・ドライバー
ＬＳＩの実装状態を示す図、第４図は液晶表示制御部と
それを使用する計算機部とを含めて示したシステム図、
第５図は液晶表示ユニットの構成を示す図、第６図は本
発明に係るセグメント・ドライバーＬＳＩのシステム構
成を示す図、第７図は表示用メモリの記憶状態図、第８
図は第７図の記憶内容に相当する表示例を示す図、第９
図は表示用メモリとその人出ＳＤＩ 、・・・、ＳＤ＋
ａ：セグメント・ドライバー第２図 第３図
Claims (1)
- 【特許請求の範囲】 １６ 表示すべきドツト・パターンを記憶する表示用メ
モリを有し、この表示用メモリから読み出した情報に基
づきセグメント信号を発生する表示体駆動回路に於て、 モード切換選択信号によって、上記表示用メモリのコラ
ム・アドレス及びビット順位の上位下位を反転する手段
を設けたことを特徴とする表示体駆動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58163604A JPS6053993A (ja) | 1983-09-05 | 1983-09-05 | 表示体駆動回路 |
| US06/643,880 US4685769A (en) | 1983-09-05 | 1984-08-24 | Display drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58163604A JPS6053993A (ja) | 1983-09-05 | 1983-09-05 | 表示体駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6053993A true JPS6053993A (ja) | 1985-03-28 |
Family
ID=15777080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58163604A Pending JPS6053993A (ja) | 1983-09-05 | 1983-09-05 | 表示体駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4685769A (ja) |
| JP (1) | JPS6053993A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0258305A1 (en) * | 1986-01-27 | 1988-03-09 | Autodisplay A/S | An arrangement in a display or instrument board |
| JP2768421B2 (ja) * | 1987-08-31 | 1998-06-25 | シャープ株式会社 | 強誘電性液晶表示装置の表示方法 |
| KR940008180B1 (ko) * | 1990-12-27 | 1994-09-07 | 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 | 액정 전기 광학 장치 및 그 구동 방법 |
| EP0587144B1 (en) * | 1992-09-08 | 1999-06-09 | Seiko Epson Corporation | Liquid crystal display apparatus, structure for mounting semiconductor device, method of mounting semiconductor device, electronic optical apparatus and electronic printing apparatus |
| JP3120200B2 (ja) * | 1992-10-12 | 2000-12-25 | セイコーインスツルメンツ株式会社 | 光弁装置、立体画像表示装置および画像プロジェクタ |
| US5574475A (en) * | 1993-10-18 | 1996-11-12 | Crystal Semiconductor Corporation | Signal driver circuit for liquid crystal displays |
| US5703617A (en) * | 1993-10-18 | 1997-12-30 | Crystal Semiconductor | Signal driver circuit for liquid crystal displays |
| DE69532017T2 (de) * | 1994-06-06 | 2004-08-05 | Canon K.K. | Gleichstromkompensation für Anzeige mit Zeilensprung |
| JP3202525B2 (ja) * | 1995-03-27 | 2001-08-27 | キヤノン株式会社 | 電気回路基板及びそれを備えた表示装置 |
| US6288713B1 (en) | 1997-12-29 | 2001-09-11 | Hyundai Electronics Industries Co., Ltd. | Auto mode detection circuit in liquid crystal display |
| JP4775408B2 (ja) * | 2008-06-03 | 2011-09-21 | ソニー株式会社 | 表示装置、表示装置における配線のレイアウト方法および電子機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5875195A (ja) * | 1981-10-29 | 1983-05-06 | 株式会社東芝 | 表示装置 |
| JPS58140792A (ja) * | 1982-02-15 | 1983-08-20 | 株式会社日立製作所 | 液晶表示用半導体集積回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0078402B1 (en) * | 1981-10-29 | 1986-01-02 | Kabushiki Kaisha Toshiba | Drive circuit for display panel having display elements disposed in matrix form |
-
1983
- 1983-09-05 JP JP58163604A patent/JPS6053993A/ja active Pending
-
1984
- 1984-08-24 US US06/643,880 patent/US4685769A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5875195A (ja) * | 1981-10-29 | 1983-05-06 | 株式会社東芝 | 表示装置 |
| JPS58140792A (ja) * | 1982-02-15 | 1983-08-20 | 株式会社日立製作所 | 液晶表示用半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4685769A (en) | 1987-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7312775B2 (en) | Electro-optical device, and electronic apparatus and display driver IC using the same | |
| JP2003186045A (ja) | オンガラスシングルチップ液晶表示装置 | |
| CN101097704A (zh) | 液晶显示器件及其驱动方法 | |
| US4113361A (en) | Liquid crystal display device | |
| JPS6053993A (ja) | 表示体駆動回路 | |
| JP2009064041A (ja) | オンガラスシングルチップ液晶表示装置 | |
| JPH08334743A (ja) | 液晶表示装置 | |
| US7158128B2 (en) | Drive unit and display module including same | |
| JP2001092422A (ja) | 液晶表示装置の駆動方法及びそれを用いた液晶表示装置 | |
| JPS6066299A (ja) | 表示制御回路 | |
| JPS6046599A (ja) | 表示体駆動回路 | |
| JP2911485B2 (ja) | 液晶駆動装置 | |
| JPS6231894A (ja) | 液晶駆動回路 | |
| JPS6066300A (ja) | 表示制御回路 | |
| JPS635387A (ja) | 表示制御装置 | |
| JPS5918456Y2 (ja) | 液晶表示装置 | |
| CN117519621A (zh) | 分区刷新的电子纸条形屏 | |
| JPS6212920B2 (ja) | ||
| JPH0544039B2 (ja) | ||
| JPH0693183B2 (ja) | 表示装置の表示制御回路 | |
| JPS6356553B2 (ja) | ||
| JPS60242496A (ja) | 液晶表示装置の駆動方法 | |
| JPS58207071A (ja) | 液晶表示装置 | |
| JPS62287293A (ja) | 表示制御装置 | |
| JPS62150390A (ja) | 液晶表示装置 |