JPS62129652U - - Google Patents
Info
- Publication number
- JPS62129652U JPS62129652U JP1645386U JP1645386U JPS62129652U JP S62129652 U JPS62129652 U JP S62129652U JP 1645386 U JP1645386 U JP 1645386U JP 1645386 U JP1645386 U JP 1645386U JP S62129652 U JPS62129652 U JP S62129652U
- Authority
- JP
- Japan
- Prior art keywords
- pair
- memories
- memory
- selector
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
第１図はこの考案の一実施例を示すブロツク結
線図、第２図は従来のメモリ制御装置を示すブロ
ツク結線図である。 図において１〜３は現用上位ビツトメモリ、メ
モリ４〜６は現用下位ビツトメモリ、７は予備メ
モリ、１６はセレクタ、１７はＯＲゲート、１８
はＡＮＤゲート、１９はＮＡＮＤゲート、２０〜
２２はＡＮＤゲート、２４はＮＡＮＤゲート、２
５〜２７はＡＮＤゲート、２９は第３のセレクタ
、３０，４０〜４５は入出力バツフア、４６は第
１のセレクタ、４７は第２のセレクタである。な
お各図中同一符号は同一又は相当部分を示す。
線図、第２図は従来のメモリ制御装置を示すブロ
ツク結線図である。 図において１〜３は現用上位ビツトメモリ、メ
モリ４〜６は現用下位ビツトメモリ、７は予備メ
モリ、１６はセレクタ、１７はＯＲゲート、１８
はＡＮＤゲート、１９はＮＡＮＤゲート、２０〜
２２はＡＮＤゲート、２４はＮＡＮＤゲート、２
５〜２７はＡＮＤゲート、２９は第３のセレクタ
、３０，４０〜４５は入出力バツフア、４６は第
１のセレクタ、４７は第２のセレクタである。な
お各図中同一符号は同一又は相当部分を示す。
Claims (1)
- 並列データを上位ビツト、下位ビツトに二分し
、それぞれを記憶する１対のメモリと、上記１対
のメモリのうちのいずれとも交換できる予備メモ
リとを備えたメモリ制御装置において、メモリ制
御部により指定された１対のメモリにそれぞれの
メモリが持つバスを通してデータをライトする第
１の手段と、メモリ制御部により指定された上記
１対のメモリから上位ビツトのバスを選択する第
１のセレクタと、下位ビツトのバスを選択する第
２のセレクタを通してデータをリードする第２の
手段と、予備メモリ制御部により指定された上記
１対のメモリのうちどちらか一方と上記予備メモ
リを交換し、上位ビツト及び下位ビツトのどちら
からのデータを用いるかを選択する第３のセレク
タを有することを特徴とするメモリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1645386U JPS62129652U (ja) | 1986-02-07 | 1986-02-07 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1645386U JPS62129652U (ja) | 1986-02-07 | 1986-02-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62129652U true JPS62129652U (ja) | 1987-08-17 |
Family
ID=30808321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1645386U Pending JPS62129652U (ja) | 1986-02-07 | 1986-02-07 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62129652U (ja) |
-
1986
- 1986-02-07 JP JP1645386U patent/JPS62129652U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034648U (ja) | マイクロコンピユータにおけるメモリ・ページング・システム | |
| JPS62129652U (ja) | ||
| JPS6296749U (ja) | ||
| JPS6161579U (ja) | ||
| JPH0220900U (ja) | ||
| JPS6034159Y2 (ja) | 変換回路 | |
| JPS62134151U (ja) | ||
| JPS6242308B2 (ja) | ||
| JPH0280399U (ja) | ||
| JPH0420093U (ja) | ||
| JPS6368200U (ja) | ||
| JPH0244445A (ja) | データ処理装置 | |
| JPS6188189U (ja) | ||
| JPS62138399U (ja) | ||
| JPS62109194U (ja) | ||
| JPH0321140U (ja) | ||
| JPS6356453U (ja) | ||
| JPS58138146U (ja) | シリアルデ−タ入力装置 | |
| JPH0283760A (ja) | Ｉ／ｏアドレス変換機構 | |
| JPS63149500U (ja) | ||
| JPH02146848U (ja) | ||
| JPH0382440U (ja) | ||
| JPS61273655A (ja) | 入出力ポ−ト拡張方式 | |
| JPS6396700U (ja) | ||
| JPH0393905U (ja) |