JPS62129659U - - Google Patents
Info
- Publication number
- JPS62129659U JPS62129659U JP1783686U JP1783686U JPS62129659U JP S62129659 U JPS62129659 U JP S62129659U JP 1783686 U JP1783686 U JP 1783686U JP 1783686 U JP1783686 U JP 1783686U JP S62129659 U JPS62129659 U JP S62129659U
- Authority
- JP
- Japan
- Prior art keywords
- data
- shift register
- memory
- read
- data block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
Description
第１図は本考案の一実施例のブロツク図、第２
図は従来装置のブロツク図、第３図は左方向に９
０°回転処理する動作を説明するためのメモリ内
に格納されている画像データの概念図、第４図は
該メモリの―データブロツクの画像データの概念
図である。 ４，４′……シフトレジスタアレイ、５……タ
イミングコントローラ、６……メモリ、７……読
み出し線。
図は従来装置のブロツク図、第３図は左方向に９
０°回転処理する動作を説明するためのメモリ内
に格納されている画像データの概念図、第４図は
該メモリの―データブロツクの画像データの概念
図である。 ４，４′……シフトレジスタアレイ、５……タ
イミングコントローラ、６……メモリ、７……読
み出し線。
Claims (1)
- 【実用新案登録請求の範囲】 (1) メモリに記憶されているデータを９０°回
転処理する画像処理装置において、データを記憶
するメモリと、該メモリを細分化したデータブロ
ツクと同じ容量を有する少なくとも２個のシフト
レジスタアレイと、該シフトレジスタアレイにタ
イミング信号および書き込み／読み出しの信号を
少なくとも供給するタイミングコントローラとを
具備し、前記メモリのデータブロツクから一旦前
記シフトレジスタアレイの一つにデータを転送し
、９０°回転処理により該データブロツクに記憶
されるべきデータを他方のシフトレジスタアレイ
から転送することにより、データを退避させるた
めのメモリを不要にしたことを特徴とする画像処
理装置。 (2)／ 前記シフトレジスタアレイは、複数個の
シフトレジスタを段状に集めて形成したものから
なり、前記メモリのデータブロツクから読み出さ
れたデータは該シフトレジスタに一段毎にパラレ
ルに書き込まれ、該シフトレジスタアレイからデ
ータを読み出すときは各段の対応ビツトがパラレ
ルに読み出されるようにしたことを特徴とする前
記実用新案登録請求の範囲第(1)項記載の画像処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1783686U JPS62129659U (ja) | 1986-02-10 | 1986-02-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1783686U JPS62129659U (ja) | 1986-02-10 | 1986-02-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62129659U true JPS62129659U (ja) | 1987-08-17 |
Family
ID=30810957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1783686U Pending JPS62129659U (ja) | 1986-02-10 | 1986-02-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62129659U (ja) |
-
1986
- 1986-02-10 JP JP1783686U patent/JPS62129659U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62189551A (ja) | セルアレイプロセツサの２ワイア／３ポ−トｒａｍ | |
| JPS58129555U (ja) | インタ−リ−ブされた主記憶装置を具えたデ−タ処理システム | |
| JPS62129659U (ja) | ||
| JPH0129634Y2 (ja) | ||
| JP2550705B2 (ja) | 記憶装置 | |
| JPS6121542A (ja) | デ−タ転送装置 | |
| JPH0471174U (ja) | ||
| JPH0273258U (ja) | ||
| JPH05130549A (ja) | 画像記憶装置 | |
| JPS6198296U (ja) | ||
| JPH01164562U (ja) | ||
| JPS62117796U (ja) | ||
| JPS59130146U (ja) | メモリ装置 | |
| JPS62134151U (ja) | ||
| JPS6431450U (ja) | ||
| JPH0280399U (ja) | ||
| JPS62137492U (ja) | ||
| JPS61185149U (ja) | ||
| JPS6289085A (ja) | デ−タ転送方法 | |
| JPH02250183A (ja) | 図形描画装置におけるメモリとのインターフェース方法およびその装置 | |
| JPH0397751U (ja) | ||
| JPS6211300U (ja) | ||
| JPS6281253U (ja) | ||
| JPS63135460U (ja) | ||
| JPS63132371U (ja) |