JPS62133308A - 距離測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばオートフォーカスカメラ等に用いる
ことができる距離測定装置に関する。

〔従来の技術〕

第４図はかかる従来の距離測定装置における測定原理を
示す原理図である。同図において、２１は被写体、２２
．２３はレンズ、２４はレンズの焦点面、２５．２６．
２７は像、２８は第１の受光素子列、２９は第２の受光
素子列である。

被写体２１は２つのレンズ２２および２３により、それ
ぞれ焦点面２４上に像２５および２６を結ぶ。なお、被
写体２１が無限遠にある場合は、被写体２１からの光線
は光路ｔに沿って入射し、像２７を結ぶ。したがって、
像２６と像２７との間隔Ｘが検出できれば、被写体２１
までの距離ａは周知の三角測量法を利用して、次のよう
に求めることができる。

ここで、ｆｅはレンズ２２および２３の焦点距離、Ｂは
レンズ２２と２５との光軸間距離である。なお、焦点面
２４上に鮮明な像を得るようにするため’ｅ＜＜ａとさ
れる。通常は、無限遠におる被写体像２７は不明である
ので、この場合はレンズ２２による像２５を用いる。そ
して、これらの像の位置または間隔は、焦点面２４のレ
ンズ２２および２５による結像位置近傍に第１および第
２の受光素子列２８．２９を配置するとともに、これら
受光素子列における各受光素子の被写体が無限遠にある
と仮定したときに同じ像点を結ぶもの同志をベア（組）
として考え、これを基準として各受光素子の出力の相関
（または比較）を利用して求める。

このような相関をとるためＫは、受光素子出力を何らか
の形で処理することが必要である。そこで、受光素子出
力を所定のスレッシュホールドレベルで２値化すること
が考えられる。しかし、このように単純に２値化すると
ノイズや素子のばらつきによって誤動作するおそれがあ
るので、従来は例えば次の如く２値化している。

第５図は、かかる従来の２値化回路の例を示す回路図で
ある。なお、同図には１ビット分しか示されていないが
、これらを所定数設けることにより受光素子列に対応す
る２値化回路列が形成される。同図において、３０はフ
ォトダイオード（受光素子）、３１．３２はスイッチン
グトランジスタ、３３は容量（コンデンサ）、３４はイ
ンバータゲートである。

その動作は、まず、ＣＬＥＡＲ入力によりスイッチング
トランジスタ３１をＯＮさせ、容量Ｃの電荷を放電させ
ることにより開始される。その後、ＣＬＥＡＦＬ入力に
よりスイッチングトランジスタ３１をＯＦＦさせ、次に
入力Ｇによりスイッチングトランジスタ３２をＯＮさせ
る。すると、容量３３には、フォトダイオード６０より
スイッチングトランジスタ５２を通して光の強度にほぼ
比例した電流ｉが流れ込む。スイッチングトランジスタ
３２をＯＮさせた後、ある時間ｔたったら今度は入力Ｇ
を操作してスイッチングトランジスタ３２をＯＦＦさせ
る。この時容量３３には、略ｌｘｔの電荷がたまってお
り、その結果インバータゲート３４０入力には、Ｖｉｎ
＝ｉｔ／Ｃの電圧が加えられることになる。インバータ
ゲート３４のスレッシュホールド電圧をＶｓｈとすると
、Ｖｉｎ≧ｖｔｈならばインバータゲートの出力値はパ
０”となり、Ｖｉｎ　＜　Ｖｔｈならばインバータゲー
トの出力値は（１１ＩＩとなる。もしくは、インバータ
ゲート３４０次段にもう１つインバータゲートを接続し
てＷｉｎとｖｔｈの大小関係による出力値を逆にするこ
ともできる。

すなわち、第５図に示す回路は光電流をコンデンサ５５
によって積分し、その積分値が所定値に達する迄の積分
時間に応じて受光強度を２値信号に変換する回路と云う
ことができる。したがって、以下これを変換素子と呼ぶ
ことＫする。なお、この変換素子は受光素子に対応して
設けられることは前述のとおりでらる。

ところで、第５図においては、スイッチングトランジス
タ３２の導通時間が長ずざると全ての受光素子において
容量（コンデンサ）３３が充電されすぎてインバータゲ
ート３４０入力がスレッシュホールド電圧を越えてしま
うし、反対に短かすぎると容量３３が殆んど充電されな
い丸め、どの受光素子においてもインバータゲート３４
の入力がそのスレッシュホールド電圧を越えることがで
きない。すなわち、スイッチングトランジスタの導通時
間を考慮せずに２値化すると、例えば全て′０＃または
”１＃のパターンしか得られず、何らの情報も得られな
いことになる。このため、受光素子列全体の受光量を考
慮して導通時間を最適に制がすすることが要求されるが
、この種の制御は一般に複雑であると云う難点がある。

そこで、例えば特開昭５９−１５３５１０号公報に示さ
れるものが提案されている。これは、１組のフォトセン
サ（受光素子）の積分時間差、すなわち対をなす２つの
７オトセンサからの出力をコンデンサによりそれぞれ積
分して所定電圧に達するまでの時間の差を＋１．０．−
１の３値に量子化するもので、積分時間をセンサアレイ
方向に大まかに微分３値化する方式と云うことができる
。

〔発明が解決しようとする問題点〕

ところで、この種の距離測定装置では２つのセンサアレ
イ出力の相関（比較）から距離を求めるものであるから
、その出力はできるだけ忠実に表現されることが望まし
い。しかるに、上記の如き３値化方式ではセン誉アレイ
出力を表現するための積分時間差が３値でしか表現され
ないため情報量が不足し、その結果高精度の距離測定が
できないと云う問題がある。

したがって、この発明は比較的簡単な構成で距離測定精
度の向上を図ることを目的とする。

〔問題点を解決するための手段〕

各群内変換素子の所定の２個ずつを対として少なくとも
１対以上設けられるその各々に対し、対をなす変換素子
のいずれが先に応答するかに応じて正または負の符号を
付与する符号付与手段と、同じく対をなす変換素子のい
ずれか一方のみが応答している期間を検出する検出手段
と、この検出期間に応じた数のクロック信号をカウント
するカフ／りとを設ける。

〔作用〕

各変換素子群内でその所定２個ずつを対として組み合わ
せ、各対電の積分時間差を上記カウンタによってＮ（−
２ｎ）値化すると＼もに、上記符号付与手ＲＫよってこ
の値に符号を付けることにより、精度の高い積分時間差
信号を得て測定精度を向上させる。

〔実施例〕

第１図はこの発明の実施例を示す構成図、第２図はカウ
ンタ兼シフトレジスタ回路の具体例金示す概要図である
。

第１図において、１ａ、１ｂは変換素子で、１つの変換
素子群内の例えば隣り合う２つを示している。なお、そ
の前段に設けられるべき受光素子群や撮像系は従来と同
様で良いので、図示は省略されている。２ａ、２ｂはｎ
ビットカウンタ部で、２ａには変換素子対１　ａ　＃　
１　ｂからの出力が排他的論理和（ＥＯＲ）ゲート４お
よびアンドゲート７ａを介して入力される。また、２ｂ
には図示されない変換素子対からの出力がアンドゲート
７ｂを介して入力され、以下同様である。

このｎビットカウンタ部２ａ、２ｂは、第２図に示すカ
ウンタ兼シフトレジスタ回路の一部をブロック化して示
したもので、このカウンタ兼シフトレジスタ回路は例え
ばｎＸｍ個のＤ形フリップフロップ（以下、Ｄ／ＦＦと
略記する。）を２次元的に配列して構成される。第２図
にはその一部分が示されている。こ〜に、１１〜１５は
Ｄ形フリップフロップ、１４〜１７はナントゲートを組
み合わせて構成される切替回路、５ｅｎｓｅはセレクト
信号、φ２はシフトクロックである。すなわち、一般に
７リツプフロツプを縦続接続することにより、カウンタ
またはシフトレジスタを構成し得ることは良（知られて
いるところであるが、こ−ではＤ／ＦＦと切換回路とを
図示の如く組み合わせ、このＤ／ＦＦを縦に接続して第
１図の如きｎビットカウンメ部２ａ　、２ｂを構成する
一方、これを横に接続してｍビットのシフトレジスタと
なるようにしたものである。この切り換えを行なうため
の信号がセレクト信号でおり、こ〜ではこれが例えばハ
イレベル（Ｈ）のときは（Ｓｅ）、切換回路によりシフ
トクロックφ２を無効にしてカウンタとして作用させる
一方、これがローレベル（Ｌ）のときは（Ｓｅ）、シフ
トクロックφ２を有効にしてシフトレジスタとして作用
させるようにしている。なお、第２図のＤ／ＦＦ１１，
１２がそれぞれ第１図のｎビットカウンタ部２ａ＋２ｂ
の最下位ビットに対応するものとすると、その各々のク
ロック端子Ｃ９Ｃには変換素子対からの出力Ａ、Ａ’が
それぞれ図示の如く入力される。また、上記ｎの数は数
値化すべきピット数に応じて、同じくｍの数は変換素子
対の数に応じてそれぞれ決定される。

第１図の符号８はｎ入力ナンドゲートであり、これはｎ
ビットカウンタ部２ａのカウント値が最大値（出力ビッ
トが全て′Ｈ”）になったら、そこでカウントを止める
ためのもので、他のｎビットカクンタ部２ｂ等に対して
も同様に設けられる。

Ｄ／Ｆ　Ｆ　５はｎビットカウンタ部２　ａ　、　２　
ｂ　＝−・のカウント値に付与すべき正、負の符号を記
憶させるためのもので、その出力Ｑｓｉは変換素子１ａ
が先に応答すればＬ＃で、変換素子１ｂが先に応答すれ
ばＨ’になる。つまり、変換素子の出力は応答時に′Ｈ
＃になるものとすると、変換素子１ａの応答が先で１ｂ
の応答が後の場合は、変換素子１ａの出力Ｓｉはインバ
ータ５にて１Ｌ”。

変換素子１ｂの出力Ｓｉ＋１は＠Ｌ＃のためナントゲー
ト乙の出力は１Ｈ”となり、Ｄ／ＦＦ５はセットされず
′Ｌ″となる（セット端子Ｓは′Ｌ″でセットのため）
。なお、上記と逆の場合は”Ｈ”になることは云う迄も
ない。このＤ／ＦＦ３もｍ段接続されており、その出力
はカウント値の処理回路への掃き出しと同じタイミング
、すなわちシフトクロックφ２によって順次シフトされ
る。これにより、各変換素子対のカウント値に正または
負の符号が付されて取り出されることになる。

第３図は第１図の動作を説明するためのタイミングチャ
ートである。なお、同図（イ）〜（チ）は変換素子１ｂ
が１１よりも早く応答した場合、すなわちその出力Ｓ　
４＋ｔがＳｉよりも早く′Ｈ”になった場合に関するも
のであり、（す）〜（ヌ）はその逆の場合に関するもの
である。

いま、時刻ｔ。において、同図（イ）の如きリセット信
号ＦＬＥＳＥＴが与えられると、必要な回路または素子
のリセットが行なわれる。これにより、変換素子１ａ、
１ｂは図示されない受光素子出力の積分を開始する。そ
の結果、変換素子１ａの積分値は時刻ｔ２において、ま
た変換素子１ｂの積分値は時刻ｔ、においてそれぞれ所
定値に達するものとすると、その出力Ｓｉ　、　Ｓｌ＋
１は同図（ロ）、（ハ）の如く示される。第１図のＥＯ
Ｒゲート４はこの出力Ｓ　ｉ　＊　Ｓ　ｉ＋１が不一致
の期間を検出し、アンドグー）７ａはこの期間だけ外部
から与えられる、同図（ニ）の如きカウントクロックφ
１を通過させるので、第１図のｎビットカウンタ部２ａ
はこれを同図（ホ）の如（カウントする。なお、このと
き第１図または第２図に示されるカウンタ兼シフトレジ
スタには、セレクト信号Ｓｅが同図（へ）の如く与えら
れ、カウンタとして機能することは云う迄もない。また
、時刻ｔ１とｔ２との間隔が長すぎて、ｎビットカウン
タ部２ａの出力Ｑｏ　”＝　Ｑｎ−１が全て１Ｈ＃にな
ると、第１図のナントゲート８の出力が″Ｌ＃となり、
その出力はオール″Ｉ　Ｈ４のま〜で止まることになる
。

一方、変換素子１ａ＋　１ｂのどちらが早く応答したか
は、各々の出力から第１図のインバータゲート５および
ナントゲート６を介して検出され、Ｄ／ＦＦ３に記憶さ
れるが、こ〜では変換素子１ｂの方が早く応答している
ことから、Ｄ／ＦＦ３の出力Ｑｓｉは同図（チ）の如く
、時刻ｔ１でＨ”となる。こうして、変換素子１ａと１
ｂの積分時間差がｎビットの符号付データとして得られ
ることになる。変換素子対の応答が全て終ったら、セレ
クト信号Ｓｅを同図（へ）の如く’Ｌ’（Ｓｅ）にして
、カウンタ兼シフトレジスタをシフトレジスタとして作
用させ、同図（ト）のシフトクロックφ２を有効にして
カウント値のシフトを行なう。

これに対し、変換素子１ａが１ｂよりも早く応答したと
きは、その出力Ｓｉ　、Ｓｌ＋１の関係は同図（す）、
（ヌ）の如くなり、Ｄ／ＦＦ３の出力は同図（ル）の如
くＬ”となる以外は上記と全く同様で、これにより時刻
ｔ３からｔ４迄の積分時間差が、上記とは異なった符号
をもつ数値データとして得られることになる。

なお、この発明を実施するに当たっては、先の第５図で
示したような変換素子内のスイッチングトランジスタ３
２は省略されることは云う迄もない。また、変換素子対
の積分時間差を数値化するには原理的にはカウンタがあ
れば良いが、この発明の如くカウンタ兼シフトレジスタ
回路とすることにより、さらに構成の簡略化と処理の容
易さを図ることが可能となる。

〔発明の効果〕

以上のように、この発明によれば変換素子対の積分時間
差をＮ（＝２　　）値化するようにしたので、従来のも
のに比べて距離測定Ｎｔｘを向上させることができる利
点がもたらされる。また、Ｎ値化するに当たりカウンタ
兼シフトレジスタ回路を用いるようにしたので、構成が
簡略化されると〜もに処理および集積化が容易となる効
果を期待することができる。

【図面の簡単な説明】

第１図はこの発明の実施例を示す構成図、第２図はカウ
ンタ兼シフトレジスタＮ路の具体例を示す概要図、第３
図はこの発明による動作を説明するだめのタイミングチ
ャート、第４図は距離測定原理を説明するための原理図
、第５図は２値化回路の従来例を示す回路図である。 符号説明 ｌａ、１ｂ・・・・・・変換素子、２ａ＋２ｂ・・・・
・・ｎビットカウンタｍ、３．１１〜１５−＝−Ｄ形フ
リップフロップ、４・・・・・・排他的論理和ゲート（
ＥＯＲゲ−））、５・・・・・・インバータゲ−）、６
．８・・・・・・ナントゲート、７ａ＋７ｂ・・・・・
・アンドゲート１．１４〜１７・・・・・・切換回路。

Claims (1)

1. 【特許請求の範囲】 １）被写体からの反射光を互いに異なる光路を介してそ
   れぞれ受光して所定の焦点面上に被写体像を形成する第
   １および第２の光学的手段と、該焦点面上の被写体像に
   対応してそれぞれ所定個数ずつ配列されその受光強度に
   応じた光電流を発生する第１および第２の受光素子群と
   、該各受光素子群内の受光素子毎の光電流を積分し該積
   分値が所定値に達するまでの積分時間に応じてその受光
   強度を電気信号に変換する第１および第２の変換素子群
   とを有してなり、該各変換素子群出力の相関関係から前
   記被写体との距離を測定する距離測定装置において、前
   記各群内変換素子の所定の２個ずつを対として少なくと
   も１対以上設けられるその各々に対し、対をなす変換素
   子のいずれが先に応答するかに応じて正または負の符号
   を付与する符号付与手段と、同じく対をなす変換素子の
   いずれか一方のみが応答している期間を検出する検出手
   段と、該検出期間に応じた数のクロツク信号をカウント
   するカウンタとを設け、前記符号付与手段およびカウン
   タの各出力にもとづいて各対毎にその積分時間差信号を
   前記相関関係に応じた符号付き数値信号として得ること
   を特徴とする距離測定装置。 ２）特許請求の範囲の第１項に記載の距離測定装置にお
   いて、前記カウンタをそのカウント結果がシフト可能な
   カウンタにて構成してなることを特徴とする距離測定装
   置。