JPS62133760A - バイポ−ラ・トランジスタの製造方法 - Google Patents
バイポ−ラ・トランジスタの製造方法Info
- Publication number
- JPS62133760A JPS62133760A JP61243326A JP24332686A JPS62133760A JP S62133760 A JPS62133760 A JP S62133760A JP 61243326 A JP61243326 A JP 61243326A JP 24332686 A JP24332686 A JP 24332686A JP S62133760 A JPS62133760 A JP S62133760A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- single crystal
- silicon dioxide
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/017—Clean surfaces
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/118—Oxide films
Landscapes
- Bipolar Transistors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
本発明はバイポーラ・トランジスタの製造方法に関する
ものである。
ものである。
B、従来技術
ポリシリコン・ベース技術を用いて製造されるものであ
れ、または従来の技術を用いて製造されるものであれ、
バイポーラ・トランジスタ等の最近の1〜ランジスタお
よびその他のデバイスでは、反応性イオン・エッチング
を用いて、エミッタ領域およびベース領域になる領域を
シリコン基板上に画成する。
れ、または従来の技術を用いて製造されるものであれ、
バイポーラ・トランジスタ等の最近の1〜ランジスタお
よびその他のデバイスでは、反応性イオン・エッチング
を用いて、エミッタ領域およびベース領域になる領域を
シリコン基板上に画成する。
ジャクソン(Jackson)二進のrAIME冶金学
会紀要(Transactions of the M
etal]、urgj、calSociety of
AIME) J 、第233巻1965年3月、p、5
96−602所載の論文には、埋込み層を形成する際、
P型基板の表面上に熱酸化物を成長させることができ、
次にフォトレジスト工程でこの酸化物を通して窓をエツ
チングすることができることが開示されている。酸化物
(10000人)は、製造工程で損傷を受けた材料部分
を除去し、そして、酸化物を除去した後に露出したシリ
コン上にエピタキシャル層を付着したときは、エピタキ
シャル層の積層欠陥密度を1d当り10個未満程度まで
に減らすことができる。
会紀要(Transactions of the M
etal]、urgj、calSociety of
AIME) J 、第233巻1965年3月、p、5
96−602所載の論文には、埋込み層を形成する際、
P型基板の表面上に熱酸化物を成長させることができ、
次にフォトレジスト工程でこの酸化物を通して窓をエツ
チングすることができることが開示されている。酸化物
(10000人)は、製造工程で損傷を受けた材料部分
を除去し、そして、酸化物を除去した後に露出したシリ
コン上にエピタキシャル層を付着したときは、エピタキ
シャル層の積層欠陥密度を1d当り10個未満程度まで
に減らすことができる。
トウー(Doo)等の米国特許第3600241号では
半導体デバイスの製造が論じられている。
半導体デバイスの製造が論じられている。
SiO2または別の拡散バリア・マスクを通して高温で
拡散を行なった後、半導体基板の表面からマスクを取り
除き、半導体基板の表面を再び酸化する。トウー等によ
れば、これにより、高温で発生し、かつ拡散のために必
要な比較的長い時間にわたって発生する傾向のある半導
体基板の表面欠陥が除去される。基板表面にエピタキシ
ャル層を形成しようとする場合、まず酸化物層を表面か
ら除去する。トウー等によれば、これにより基板の表面
凹凸によって生じるエピタキシャル層の積層欠陥が減少
する。
拡散を行なった後、半導体基板の表面からマスクを取り
除き、半導体基板の表面を再び酸化する。トウー等によ
れば、これにより、高温で発生し、かつ拡散のために必
要な比較的長い時間にわたって発生する傾向のある半導
体基板の表面欠陥が除去される。基板表面にエピタキシ
ャル層を形成しようとする場合、まず酸化物層を表面か
ら除去する。トウー等によれば、これにより基板の表面
凹凸によって生じるエピタキシャル層の積層欠陥が減少
する。
ボポニアク(Poponiak)の米国特許第3929
529号には、多孔性シリコン表面層の形成をもたらす
条件下でシリコン本体の少なくとも片面を水溶液浴中で
陽極酸化し、その結果得られた構造体を、半導体内部か
らの汚染物を多孔性シリコン層中に捕捉するのに十分な
時間の間、非酸化性環境でアニールし、シリコン本体を
酸化性環境にさらして多孔性シリコン層を酸化してSi
O2に変えることによって拡散の速い金属汚染物を単結
晶シリコン本体から除去する方法が開示されている。
529号には、多孔性シリコン表面層の形成をもたらす
条件下でシリコン本体の少なくとも片面を水溶液浴中で
陽極酸化し、その結果得られた構造体を、半導体内部か
らの汚染物を多孔性シリコン層中に捕捉するのに十分な
時間の間、非酸化性環境でアニールし、シリコン本体を
酸化性環境にさらして多孔性シリコン層を酸化してSi
O2に変えることによって拡散の速い金属汚染物を単結
晶シリコン本体から除去する方法が開示されている。
S i 02層を完全に除去し、それによってウェハか
ら汚染物を完全に除去することができ、また、汚染物が
SiO2層中に完全に固定されているためそれをデバイ
ス上に保持することもできる。
ら汚染物を完全に除去することができ、また、汚染物が
SiO2層中に完全に固定されているためそれをデバイ
ス上に保持することもできる。
「電気化学会雑誌(J、 of Electroche
micalSoc、 ) J 、 1983年7月、p
、1549−50所載のりフシツッ(Lifshitz
)の論文には、反応性イオン・エッチングを施したシリ
コン表面に成長させた酸化物の降伏電界を改善するため
の方法が開示されている。リフシツツは、薄い酸化物層
を成長させ、ゲートの酸化に先立ってそれを除去するこ
とを提案している。
micalSoc、 ) J 、 1983年7月、p
、1549−50所載のりフシツッ(Lifshitz
)の論文には、反応性イオン・エッチングを施したシリ
コン表面に成長させた酸化物の降伏電界を改善するため
の方法が開示されている。リフシツツは、薄い酸化物層
を成長させ、ゲートの酸化に先立ってそれを除去するこ
とを提案している。
興味のあるその他の従来技術には、米国特許第4023
266号、およびIBMテクニカル・ディスクロージャ
・プリテン(IBM TechnicalDisclo
sure Bulletin) 、第12巻、第11号
、1970年4月、1983頁に所載のカスドル(Ka
stl)等の「半導体材料からの不純物の除去(Get
tering of Impurities from
SemiconductorMaterials)
Jと題する論文がある。
266号、およびIBMテクニカル・ディスクロージャ
・プリテン(IBM TechnicalDisclo
sure Bulletin) 、第12巻、第11号
、1970年4月、1983頁に所載のカスドル(Ka
stl)等の「半導体材料からの不純物の除去(Get
tering of Impurities from
SemiconductorMaterials)
Jと題する論文がある。
C0発明が解決しようとする問題点
本発明の主な目的は、半導体製造工程においてベース・
ドーピング濃度のばらつきを低減することにある。
ドーピング濃度のばらつきを低減することにある。
本発明の第2の目的は、製造中に半導体基板上に成長さ
せる二酸化シリコン層の厚さのばらつきを低減すること
にある。゛ 本発明の第3の目的は、バイポーラ・トランジスタを製
造するための方法において接合深さを極めて正確に制御
することにある。
せる二酸化シリコン層の厚さのばらつきを低減すること
にある。゛ 本発明の第3の目的は、バイポーラ・トランジスタを製
造するための方法において接合深さを極めて正確に制御
することにある。
D0問題点を解決するための手段
単結晶シリコンが反応性イオン・エッチングを施される
と、その表面は何らかの形で変形または損傷され、その
結果、その上に二酸化シリコンが成長するとき、二酸化
シリコンは単結晶シリコンの変形または損傷の程度に応
じて変動する速度で成長し、特に、変形または損傷が増
大するに従って一層厚く成長することがわかった。
と、その表面は何らかの形で変形または損傷され、その
結果、その上に二酸化シリコンが成長するとき、二酸化
シリコンは単結晶シリコンの変形または損傷の程度に応
じて変動する速度で成長し、特に、変形または損傷が増
大するに従って一層厚く成長することがわかった。
その結果、イオン注入法が用いられる場合、厚い二酸化
シリコンが成長する領域、すなわち損傷または変形され
た領域を覆う領域ではドーピング・レベルが低くなるの
で、得られるドーピング・レベルは予測不能な形で変動
する。
シリコンが成長する領域、すなわち損傷または変形され
た領域を覆う領域ではドーピング・レベルが低くなるの
で、得られるドーピング・レベルは予測不能な形で変動
する。
本発明によれば、反応性イオン・エッチングを施して変
形または損傷を受けた単結晶シリコン領域上に「犠牲用
」の二酸化シリコン層を成長させ、それによって、変形
または損傷を受けた単結晶シリコン領域を二酸化シリコ
ンに変換させる。次にこの二酸化シリコンを化学エツチ
ングによって除去して、「無垢」の単結晶シリコンを露
出させる。
形または損傷を受けた単結晶シリコン領域上に「犠牲用
」の二酸化シリコン層を成長させ、それによって、変形
または損傷を受けた単結晶シリコン領域を二酸化シリコ
ンに変換させる。次にこの二酸化シリコンを化学エツチ
ングによって除去して、「無垢」の単結晶シリコンを露
出させる。
この無垢の単結晶シリコン上にベース・スクリーン二酸
化シリコン層を成長させると、反応性イオン・エッチン
グを施されていない単結晶シリコン上の場合と同じ速度
で、同じ厚さに成長する。
化シリコン層を成長させると、反応性イオン・エッチン
グを施されていない単結晶シリコン上の場合と同じ速度
で、同じ厚さに成長する。
所期のベース・ドーパントのイオン注入は、ベース・ス
クリーン二酸化シリコン層を通して非常に低いエネルギ
ー・レベルで行なうことができ、同じラン内のウェハ間
、ラン間、および同じウェハ上のサイト間での変動が最
小となるようにベース・ドーピングが行なわれる。
クリーン二酸化シリコン層を通して非常に低いエネルギ
ー・レベルで行なうことができ、同じラン内のウェハ間
、ラン間、および同じウェハ上のサイト間での変動が最
小となるようにベース・ドーピングが行なわれる。
E、実施例
バイポーラ・トランジスタの製造では、通常、反応性イ
オン・エッチングを用いてバイポーラ・トランジスタの
エミッタ領域およびベース領域になるシリコン基板領域
を画定する。一般には、反応性イオン・エッチングは、
窒化シリコン層、二酸化シリコン層、およびポリシリコ
ン層等の種々の層を貫いてその下のバイポーラ・トラン
ジスタの単結晶シリコン基板に達するまで行なわれ、さ
らにエミッタ領域およびベース領域になる領域でポリシ
リコンが完全に除去されるようにするため、単結晶シリ
コン基板中までオーバーエツチングが行なわれる。
オン・エッチングを用いてバイポーラ・トランジスタの
エミッタ領域およびベース領域になるシリコン基板領域
を画定する。一般には、反応性イオン・エッチングは、
窒化シリコン層、二酸化シリコン層、およびポリシリコ
ン層等の種々の層を貫いてその下のバイポーラ・トラン
ジスタの単結晶シリコン基板に達するまで行なわれ、さ
らにエミッタ領域およびベース領域になる領域でポリシ
リコンが完全に除去されるようにするため、単結晶シリ
コン基板中までオーバーエツチングが行なわれる。
このオーバーエツチングを行なう理由は、ポリシリコン
層自体が完全なドーパント注入を施されており、したが
って、バイポーラ・1−ランジスタのエミッタ領域およ
びベース領域になる領域を覆うポリシリコン層が完全に
除去されない場合、バイポーラ・トランジスタの製造に
含まれる熱サイクル中に、好ましくないドーパン1〜、
ふつうはホウ素がエミッタ領域およびベース領域に導入
されるためである。
層自体が完全なドーパント注入を施されており、したが
って、バイポーラ・1−ランジスタのエミッタ領域およ
びベース領域になる領域を覆うポリシリコン層が完全に
除去されない場合、バイポーラ・トランジスタの製造に
含まれる熱サイクル中に、好ましくないドーパン1〜、
ふつうはホウ素がエミッタ領域およびベース領域に導入
されるためである。
このようなオーバーエツチングの結果として、単結晶シ
リコン基板の表面が何らかの形で変形または損傷される
ので、二酸化シリコンをその上に成長させると、反応性
イオン・エッチングを施していない同じ単結晶シリコン
上での速度とは異なる速度で成長することがわかった。
リコン基板の表面が何らかの形で変形または損傷される
ので、二酸化シリコンをその上に成長させると、反応性
イオン・エッチングを施していない同じ単結晶シリコン
上での速度とは異なる速度で成長することがわかった。
以後、説明を簡潔にするため、反応性イオン・エッチン
グを施されていない単結晶シリコンと比べて、反応性イ
オン・エッチングを施された単結晶シリコンの特性の変
更または変化を「損傷」と呼ぶ。損傷の正確な性質は確
かではないが、それによって、単結晶シリコン上の二酸
化シリコンの成長に対する単結晶シリコンの反応が変わ
る。
グを施されていない単結晶シリコンと比べて、反応性イ
オン・エッチングを施された単結晶シリコンの特性の変
更または変化を「損傷」と呼ぶ。損傷の正確な性質は確
かではないが、それによって、単結晶シリコン上の二酸
化シリコンの成長に対する単結晶シリコンの反応が変わ
る。
以後、説明を簡潔にするため、本発明の方法をバイポー
ラ・トランジスタのベース領域の形成に関して説明する
。またベース・スクリーン二酸化シリコン層を単にスク
リーン酸化物層と呼ぶ。
ラ・トランジスタのベース領域の形成に関して説明する
。またベース・スクリーン二酸化シリコン層を単にスク
リーン酸化物層と呼ぶ。
次に説明するように、単結晶シリコン基板に対するこの
ような損傷の影響は相当大きい。第1に、単結晶シリコ
ン基板上に二酸化シリコン、すなわちスクリーン酸化物
層を成長させようとする場合は、反応性イオン・エッチ
ングを施されていない領域では所望のスクリーン酸化物
層の厚さが得られるが、反応性イオン・エッチングが施
された領域ではそれよりも厚いスクリーン酸化物層が生
じる。すなわち、スクリーン酸化物層の厚さは反応−8
= 性イオン・エッチングによるオーバーエツチングの程度
およびそれから生じる損傷の程度に応じて変動する。こ
の厚さは、ラン間、ウェハ間および1つのウェハ上のサ
イト間で変動する可能性がある。
ような損傷の影響は相当大きい。第1に、単結晶シリコ
ン基板上に二酸化シリコン、すなわちスクリーン酸化物
層を成長させようとする場合は、反応性イオン・エッチ
ングを施されていない領域では所望のスクリーン酸化物
層の厚さが得られるが、反応性イオン・エッチングが施
された領域ではそれよりも厚いスクリーン酸化物層が生
じる。すなわち、スクリーン酸化物層の厚さは反応−8
= 性イオン・エッチングによるオーバーエツチングの程度
およびそれから生じる損傷の程度に応じて変動する。こ
の厚さは、ラン間、ウェハ間および1つのウェハ上のサ
イト間で変動する可能性がある。
スクリーン酸化物層の厚さの変動の結果として、その後
のイオン注入および拡散で、スクリーン酸化物層がより
厚い領域、すなわち反応性イオン・エッチングによって
損傷が生じた領域では、反応性イオン・エッチングによ
って損傷が生じなかった領域と比べてドーピング・レベ
ルが低くなる。
のイオン注入および拡散で、スクリーン酸化物層がより
厚い領域、すなわち反応性イオン・エッチングによって
損傷が生じた領域では、反応性イオン・エッチングによ
って損傷が生じなかった領域と比べてドーピング・レベ
ルが低くなる。
当該技術で周知のように、スクリーン酸化物層は、イオ
ン注入装置内に存在するかも知れない重原子の導入に対
してベース領域を保護するために必要である。すなわち
、スクリーン酸化物層は重金属、たとえばアルミニウム
、銅等の大きいイオンを捕捉するが、所期のイオン、た
とえばホウ素、リン、砒素等は通過させる。
ン注入装置内に存在するかも知れない重原子の導入に対
してベース領域を保護するために必要である。すなわち
、スクリーン酸化物層は重金属、たとえばアルミニウム
、銅等の大きいイオンを捕捉するが、所期のイオン、た
とえばホウ素、リン、砒素等は通過させる。
スクリーン酸化物層の厚さの変動から生じるもう一つの
重要な問題は、接合深さの変動である。
重要な問題は、接合深さの変動である。
接合は浅い方が明らかに好ましいが、スクリーン酸化物
層が厚すぎる場合は、接合が浅くなりすぎる恐れがあり
、エミッタ形成時に接合を短絡する可能性がある。この
補足的理由のため、スクリーン酸化物層の厚さの正確な
制御が必要である。
層が厚すぎる場合は、接合が浅くなりすぎる恐れがあり
、エミッタ形成時に接合を短絡する可能性がある。この
補足的理由のため、スクリーン酸化物層の厚さの正確な
制御が必要である。
本発明によれば、反応性イオン・エッチングが完了して
単結晶シリコンに損傷が生じた後、反応性イオン・エッ
チングによって損傷を受けた単結晶シリコンを消費する
ために「犠牲用」の酸化シリコン層を成長させ、次に湿
式エツチングによってこの酸化シリコン層を除去し、そ
れにより損傷を受けた単結晶シリコンを除去し、その後
で、露出した、損傷を受けていない単結晶シリコンの頂
部に所期のスクリーン酸化物を成長させる。
単結晶シリコンに損傷が生じた後、反応性イオン・エッ
チングによって損傷を受けた単結晶シリコンを消費する
ために「犠牲用」の酸化シリコン層を成長させ、次に湿
式エツチングによってこの酸化シリコン層を除去し、そ
れにより損傷を受けた単結晶シリコンを除去し、その後
で、露出した、損傷を受けていない単結晶シリコンの頂
部に所期のスクリーン酸化物を成長させる。
本発明によれば、二酸化シリコンの厚さの変動は、受は
入れ難いベース・ドーピング・レベルの変動と同様にほ
ぼ排除される。すなわち、異なるランのウェハ間、同じ
ランのウェハ上のサイト間、および同じランのウェハ間
で一貫して商業上許容されるベース・ドーピングの変動
が±20%未満のバイポーラ・トランジスタを製造でき
る。たとえば、目標のホウ素のドーピング・レベルが1
d当りホウ素原子4X10”個の場合、1dのホウ素原
子が3.2ないし4..8X1012個というベース・
ドーピング・レベルを一貫して得ることができる。
入れ難いベース・ドーピング・レベルの変動と同様にほ
ぼ排除される。すなわち、異なるランのウェハ間、同じ
ランのウェハ上のサイト間、および同じランのウェハ間
で一貫して商業上許容されるベース・ドーピングの変動
が±20%未満のバイポーラ・トランジスタを製造でき
る。たとえば、目標のホウ素のドーピング・レベルが1
d当りホウ素原子4X10”個の場合、1dのホウ素原
子が3.2ないし4..8X1012個というベース・
ドーピング・レベルを一貫して得ることができる。
次に、本発明の方法の概略断面図である添付の図面を参
照しながら、本発明について説明する。
照しながら、本発明について説明する。
なお、図面は大きさが必ずしも実物と比例していないこ
とは理解されよう。また図面の同じ要素を示すため同じ
参照番号を用いている。
とは理解されよう。また図面の同じ要素を示すため同じ
参照番号を用いている。
本発明のバイポーラ・トランジスタの基板は、当該技術
で通常使用されているものから選ぶことができる。実際
には、基板は通常抵抗が約10ないし20オームσで厚
さが約20ミルのP導電型単結晶シリコンである。この
シリコンは、所望の不純物濃度を含む溶融物から引き上
げ、引き上げた部材を次に複数のウェハにスライスし、
これらのウェハを切断し、ラッピングし、さらに化学的
にポリシングして所期の厚さにするという従来の11一 方法によって製造することができる。
で通常使用されているものから選ぶことができる。実際
には、基板は通常抵抗が約10ないし20オームσで厚
さが約20ミルのP導電型単結晶シリコンである。この
シリコンは、所望の不純物濃度を含む溶融物から引き上
げ、引き上げた部材を次に複数のウェハにスライスし、
これらのウェハを切断し、ラッピングし、さらに化学的
にポリシングして所期の厚さにするという従来の11一 方法によって製造することができる。
第1図の(A)に示すように、通常、単結晶シリコン基
板10には、所期のn型不純物、たとえば砒素をマスク
を通して拡散することによってn1領域20を約10オ
ーム/平方のシート抵抗に形成する。
板10には、所期のn型不純物、たとえば砒素をマスク
を通して拡散することによってn1領域20を約10オ
ーム/平方のシート抵抗に形成する。
領域20は、バイポーラ・トランジスタのサブコレクタ
領域を形成する。
領域を形成する。
第1図の(A)に示すように、上記手順に続いて、通常
、後でバイポーラ・トランジスタのコレクタになるn−
エピタキシャル層30を従来の方法でn+サブコレクタ
上に成長させる。たとえば、ジクロルシランの分解によ
ってエピタキシャル層を成長させる。n−エピタキシャ
ル層3oは、n′″サブコレクタ20の結晶性を帯びる
ので、n−エピタキシャル層30もまた単結晶シリコン
であり、本明細書での考察では単結晶シリコン基板の一
部と見なすことにする。
、後でバイポーラ・トランジスタのコレクタになるn−
エピタキシャル層30を従来の方法でn+サブコレクタ
上に成長させる。たとえば、ジクロルシランの分解によ
ってエピタキシャル層を成長させる。n−エピタキシャ
ル層3oは、n′″サブコレクタ20の結晶性を帯びる
ので、n−エピタキシャル層30もまた単結晶シリコン
であり、本明細書での考察では単結晶シリコン基板の一
部と見なすことにする。
n−エピタキシャル層30の成長に続いて、約650℃
でのSiH4の分解によってn−エピタキシャル層30
の上に真性ポリシリコン領域40を化学的に蒸着する。
でのSiH4の分解によってn−エピタキシャル層30
の上に真性ポリシリコン領域40を化学的に蒸着する。
一般に、次にポリシリコン層40を約925℃の水蒸気
で約60分間熱酸化してその一部分を二酸化シリコンに
変換し、その後でホウ素を90KeVでポリシリコン層
40に注入する。もちろん、n−エピタキシャル層30
には注入しない。その後で、約400℃でSiH4およ
び02を用いて、化学蒸着法により二酸化シリコンをさ
らに所期の厚さまで成長させて、「複合」二酸化シリコ
ン層50を生成する。(両方の層がほぼ同じ性質の二酸
化シリコンであるので、図では単に単一層50として示
しである)。
で約60分間熱酸化してその一部分を二酸化シリコンに
変換し、その後でホウ素を90KeVでポリシリコン層
40に注入する。もちろん、n−エピタキシャル層30
には注入しない。その後で、約400℃でSiH4およ
び02を用いて、化学蒸着法により二酸化シリコンをさ
らに所期の厚さまで成長させて、「複合」二酸化シリコ
ン層50を生成する。(両方の層がほぼ同じ性質の二酸
化シリコンであるので、図では単に単一層50として示
しである)。
一般には、次に約860℃でSiCΩ2H2およびNH
3を用いて化学蒸着法により窒化シリコン層を成長させ
て、窒化シリコン層60を生成する。
3を用いて化学蒸着法により窒化シリコン層を成長させ
て、窒化シリコン層60を生成する。
上記手順の後で、通常のポジのフォトレジストを窒化シ
リコン層60に塗布し、通常の方法でマスクを通して露
光し、通常の方法で湿式エツチングを施して、領域80
でポジのフォトレジストを除去し、領域70にポジのフ
ォトレジストを残し、それにより後続の手順を実施する
ための開口を形成する。この段階におけるデバイスは、
第1図の(A)に示す通りである。
リコン層60に塗布し、通常の方法でマスクを通して露
光し、通常の方法で湿式エツチングを施して、領域80
でポジのフォトレジストを除去し、領域70にポジのフ
ォトレジストを残し、それにより後続の手順を実施する
ための開口を形成する。この段階におけるデバイスは、
第1図の(A)に示す通りである。
第1図の(B)を参照すると、CF、中で通常の反応性
エツチングを用いて、開口80の下の窒化シリコン層6
0をエツチングによって除去する。
エツチングを用いて、開口80の下の窒化シリコン層6
0をエツチングによって除去する。
上記処理に続いて、通常、二酸化シリコン層50を緩衝
HFを用いた湿式エツチングにより通常の方法で除去す
る。湿式エツチングに伴なうので、第1図の(B)で領
域100に示すように幾らかのアンダーカットが生じる
。
HFを用いた湿式エツチングにより通常の方法で除去す
る。湿式エツチングに伴なうので、第1図の(B)で領
域100に示すように幾らかのアンダーカットが生じる
。
次にCF、を用いて通常の反応性イオン・エッチングを
行ない、それにより、第1図の(B)に示すように開口
80中のポリシリコン層40を除去する。これは、圧力
約35ミクロン、電力約700ワツトで実施する。
行ない、それにより、第1図の(B)に示すように開口
80中のポリシリコン層40を除去する。これは、圧力
約35ミクロン、電力約700ワツトで実施する。
バイポーラ・トランジスタのベース領域になるべき領域
を覆う全てのポリシリコンを確実に除去することが重要
なので、単結晶n−エピタキシャル層30の中までオー
バーエツチングを行なうが、結果として、第1図の(B
)に示すように損傷された領域90が生じる。
を覆う全てのポリシリコンを確実に除去することが重要
なので、単結晶n−エピタキシャル層30の中までオー
バーエツチングを行なうが、結果として、第1図の(B
)に示すように損傷された領域90が生じる。
本発明を限定するものとして解釈してはならないが、開
口80内のポリシリコン層40の完全な除去を絶対確実
に行なうため、通常、約500人の深さまでオーバーエ
ツチングを施す。しかし、オーバーエツチングの量は、
反応性イオン・エッチングを施されるシリコンの寸法、
輪郭および形状を含めて幾つかのパラメータに応じて約
200ないし1000人にすることができる。明らかに
、オーバーエツチングの量は少ないほど望ましく、した
がって、より浅い深さのオーバーエツチングを用いるこ
とができる力S、開口80内のポリシリコン40は絶対
に除去しなければならないので、一般には安全率を見込
んで、約500人の深さまでオーバーエツチングするこ
とが好ましい。もっと深いオーバーエツチングを用いる
こともできるが、通常は不必要である。この段階におけ
るデバイスは、第1図の(B)に示す通りである。
口80内のポリシリコン層40の完全な除去を絶対確実
に行なうため、通常、約500人の深さまでオーバーエ
ツチングを施す。しかし、オーバーエツチングの量は、
反応性イオン・エッチングを施されるシリコンの寸法、
輪郭および形状を含めて幾つかのパラメータに応じて約
200ないし1000人にすることができる。明らかに
、オーバーエツチングの量は少ないほど望ましく、した
がって、より浅い深さのオーバーエツチングを用いるこ
とができる力S、開口80内のポリシリコン40は絶対
に除去しなければならないので、一般には安全率を見込
んで、約500人の深さまでオーバーエツチングするこ
とが好ましい。もっと深いオーバーエツチングを用いる
こともできるが、通常は不必要である。この段階におけ
るデバイスは、第1図の(B)に示す通りである。
通常、CF4を用いたポリシリコン層4oの反15一
応性イオン・エッチングは、反応性イオン・土ツチ°ン
グ装置内に置かれた制御用ウェハ、すなわちポリシリコ
ン・ウェハと比較することによって終了させる。組成お
よび厚さがポリシリコン層4゜と同じであるポリシリコ
ン・ウェハがエツチングし尽くされると、ポリシリコン
層4oの反応性イオン・エッチングも完了する。
グ装置内に置かれた制御用ウェハ、すなわちポリシリコ
ン・ウェハと比較することによって終了させる。組成お
よび厚さがポリシリコン層4゜と同じであるポリシリコ
ン・ウェハがエツチングし尽くされると、ポリシリコン
層4oの反応性イオン・エッチングも完了する。
その後で、n−エピタキシャル層30に対してオーバー
エツチングを行なうため、たとえば5分程度の短かい時
間反応性イオン・エッチングを施す。 ′ 上記の各ステップは全て通常のものであり、当該技術で
は周知であるが、以下のステップは本発明の基本的な特
徴を表わすものである。
エツチングを行なうため、たとえば5分程度の短かい時
間反応性イオン・エッチングを施す。 ′ 上記の各ステップは全て通常のものであり、当該技術で
は周知であるが、以下のステップは本発明の基本的な特
徴を表わすものである。
本発明の最初のステップは、n−エピタキシャル層30
中で発生する損傷を除去することである。
中で発生する損傷を除去することである。
本発明によれば、これはn−エピタキシャル層30内の
単結晶シリコンを「犠牲用」の二酸化シリコン層に変換
することによって行なう。この二酸化シリコン層は、単
結晶n−エピタキシャル層に=16一 対する全ての損傷が確実に除去される深さまで成長させ
る。通常、形成される二酸化シリコンの厚さと消費され
る単結晶シリコンの量の比は約2=1である。たとえば
、500人の厚さの二酸化シリコン層を形成するには、
約250人程度の単結晶シリコンが消費される。
単結晶シリコンを「犠牲用」の二酸化シリコン層に変換
することによって行なう。この二酸化シリコン層は、単
結晶n−エピタキシャル層に=16一 対する全ての損傷が確実に除去される深さまで成長させ
る。通常、形成される二酸化シリコンの厚さと消費され
る単結晶シリコンの量の比は約2=1である。たとえば
、500人の厚さの二酸化シリコン層を形成するには、
約250人程度の単結晶シリコンが消費される。
成長させる二酸化シリコンの量は、単結晶シリコン中で
生じた損傷の量に依存するので、その量を正確に限定す
ることは明らかに不可能である。
生じた損傷の量に依存するので、その量を正確に限定す
ることは明らかに不可能である。
しかし、一般には、安全のため約厚さ500人の「犠牲
用」の二酸化シリコン層を成長させ、それによって25
OAのシリコンを除去する。厚さ100人という薄い二
酸化シリコン層を成長させ、それにより約50人の単結
晶シリコンを消費することによって本発明の結果を得た
が、安全のためには、成長させる二酸化シリコン層は少
なくとも200人の厚さく約100人の単結晶シリコン
が消費される)にすべきであると思われる。本発明にも
とづいて成長させる二酸化シリコンの領域を、第1図の
(C)で11.0によって示す。好都合な条件は800
℃での湿式酸化である。第1図の(C)に示すように、
二酸化シリコンはもちろんポリシリコン層40上にも成
長する。
用」の二酸化シリコン層を成長させ、それによって25
OAのシリコンを除去する。厚さ100人という薄い二
酸化シリコン層を成長させ、それにより約50人の単結
晶シリコンを消費することによって本発明の結果を得た
が、安全のためには、成長させる二酸化シリコン層は少
なくとも200人の厚さく約100人の単結晶シリコン
が消費される)にすべきであると思われる。本発明にも
とづいて成長させる二酸化シリコンの領域を、第1図の
(C)で11.0によって示す。好都合な条件は800
℃での湿式酸化である。第1図の(C)に示すように、
二酸化シリコンはもちろんポリシリコン層40上にも成
長する。
損傷の深さは通常実験によって決定する。すなわち、上
記に提案した反応性イオン・エッチング条件を設定し、
次に本発明にもとづいて処理して「犠牲用」の酸化物層
を成長させ、次にこの酸化物層を湿式エツチングによっ
て除去し、スクリーン酸化物層を成長させる。一方、反
応性イオン・エッチングを施されていない同じ単結晶シ
リコン・ウェハ上にスクリーン酸化物を成長させる。本
発明にもとづくスクリーン酸化物層の成長が反応性イオ
ン・エッチングを施されていない単結晶ウェハ上での成
長と同じ場合は、全ての損傷が除去されたことがわかる
。
記に提案した反応性イオン・エッチング条件を設定し、
次に本発明にもとづいて処理して「犠牲用」の酸化物層
を成長させ、次にこの酸化物層を湿式エツチングによっ
て除去し、スクリーン酸化物層を成長させる。一方、反
応性イオン・エッチングを施されていない同じ単結晶シ
リコン・ウェハ上にスクリーン酸化物を成長させる。本
発明にもとづくスクリーン酸化物層の成長が反応性イオ
ン・エッチングを施されていない単結晶ウェハ上での成
長と同じ場合は、全ての損傷が除去されたことがわかる
。
本発明者等の現在までの経験に基づけば、CF4中で通
常の反応性イオン・エッチングを用いる場合、損傷の最
大の深さは通常約200ないし250人程度であり、一
般的にはそれよりもホさい。
常の反応性イオン・エッチングを用いる場合、損傷の最
大の深さは通常約200ないし250人程度であり、一
般的にはそれよりもホさい。
したがって、厚さ500人の酸化物層を成長させれば、
損傷は完全に除去される。圧力約35ミクロン、電力約
700ワツトでの反応性イオン・エッチングを前に例示
したが、それ以外のCF4圧力、それ以外の電力および
それ以外の反応性イオン・エッチング・ガス、たとえば
S F、/CLを用いても損傷が得られる。
損傷は完全に除去される。圧力約35ミクロン、電力約
700ワツトでの反応性イオン・エッチングを前に例示
したが、それ以外のCF4圧力、それ以外の電力および
それ以外の反応性イオン・エッチング・ガス、たとえば
S F、/CLを用いても損傷が得られる。
二酸化シリコン層110の成長に続いて、次にこの層を
HFの希釈溶液中の湿式エツチングによって除去する。
HFの希釈溶液中の湿式エツチングによって除去する。
もっとも、当業者なら気付くように緩衝HFなど他の湿
式エツチング剤も使用できる。室温でのエツチングが好
都合である。HF希釈水溶液を用いると、エツチング速
度は通常1分当り約150ないし200人程度である。
式エツチング剤も使用できる。室温でのエツチングが好
都合である。HF希釈水溶液を用いると、エツチング速
度は通常1分当り約150ないし200人程度である。
酸化物層110の除去に続いて、「無垢」の、すなわち
損傷を受けていない単結晶シリコンを第1図の(D)で
120によって表わされるように、露出させる。
損傷を受けていない単結晶シリコンを第1図の(D)で
120によって表わされるように、露出させる。
本発明の方法にもとづく次のステップは、スクリーン酸
化物層を成長させることである。50ないし500人±
10%の薄い酸化物層は、ラン間およびウェハ間で均一
な厚さで、かつ再現性がなければならず、また「無垢」
の単結晶シリコン・ウェハ、すなわち、反応性イオン・
エッチングを施されていない単結晶シリコン・ウェハ上
に成長させた酸化物層と酸化物層の厚さがほぼ同じにな
る。これは、通常の方法で熱酸化によって行ない、第1
図の(E)に示すスクリーン酸化物層130を生じる。
化物層を成長させることである。50ないし500人±
10%の薄い酸化物層は、ラン間およびウェハ間で均一
な厚さで、かつ再現性がなければならず、また「無垢」
の単結晶シリコン・ウェハ、すなわち、反応性イオン・
エッチングを施されていない単結晶シリコン・ウェハ上
に成長させた酸化物層と酸化物層の厚さがほぼ同じにな
る。これは、通常の方法で熱酸化によって行ない、第1
図の(E)に示すスクリーン酸化物層130を生じる。
第1図の(E)に示すように、二酸化シリコンはもちろ
んポリシリコン層40上にも成長する。たとえば、本願
では、800℃で30分分間式酸化を行なって厚さ約1
80人のスクリーン酸化物層が得られている。
んポリシリコン層40上にも成長する。たとえば、本願
では、800℃で30分分間式酸化を行なって厚さ約1
80人のスクリーン酸化物層が得られている。
以下のステップは全て通常のものであり、当該技術で周
知である。
知である。
上記手順に続いて、通常の方法でホウ素を用い、15K
eVで、スクリーン酸化物層130を通して通常のベー
ス領域をイオン注入して、ベース領域140を生成し、
その後で、一般には、たとえば、希釈HFまたは緩衝H
F中で、通常の方法で通常の湿式エツチングによってス
クリーン酸化物層130を除去する。
eVで、スクリーン酸化物層130を通して通常のベー
ス領域をイオン注入して、ベース領域140を生成し、
その後で、一般には、たとえば、希釈HFまたは緩衝H
F中で、通常の方法で通常の湿式エツチングによってス
クリーン酸化物層130を除去する。
次に、ホルング(Horng)の米国特許第43187
51号またはジャンホトカール(Jambotkar)
の米国特許第4319932号に記載されたものと類似
の側壁技術を用いて、真性ベース領域内にエミッタ領域
150を形成する。側壁は第1図の(F)に160とし
て示されている。側壁160は二酸化シリコンの通常の
化学蒸着法によってうまく形成されるので、第1図の(
F)では開口80内の形状に沿った形でコンフォーマル
に示しである。エミッタ領域150は75KeVで砒素
を用いて、通常の方法でイオン注入法によって形成する
。エミッタ金属被覆部分がベースに接触しないように、
側壁160は残しておく。この段階におけるデバイスを
第1図の(F)に示す。希望する場合、エミッタ注入の
ために第2のスクリーン酸化物層を成長させることがで
きる。これはオプションなので、第1図の(F)には示
してない。
51号またはジャンホトカール(Jambotkar)
の米国特許第4319932号に記載されたものと類似
の側壁技術を用いて、真性ベース領域内にエミッタ領域
150を形成する。側壁は第1図の(F)に160とし
て示されている。側壁160は二酸化シリコンの通常の
化学蒸着法によってうまく形成されるので、第1図の(
F)では開口80内の形状に沿った形でコンフォーマル
に示しである。エミッタ領域150は75KeVで砒素
を用いて、通常の方法でイオン注入法によって形成する
。エミッタ金属被覆部分がベースに接触しないように、
側壁160は残しておく。この段階におけるデバイスを
第1図の(F)に示す。希望する場合、エミッタ注入の
ために第2のスクリーン酸化物層を成長させることがで
きる。これはオプションなので、第1図の(F)には示
してない。
最後に、バイポーラ・トランジスタの各素子に対して通
常の方法で電気的接点を形成する。
常の方法で電気的接点を形成する。
以上の本発明について一般的に説明したが、次に実用的
な例を挙げる。図面を参照しながら説明する。
な例を挙げる。図面を参照しながら説明する。
檻
前述した従来の方法で、P−型単結晶基板10およびn
1サブコレクタ20を含む第1図の(A)に示した構造
を形成した。n−エピタキシャル層3oは約15ミクロ
ン、ポリシリコン層40は約3000人、二酸化シリコ
ン層50は約2000ないし3000人、窒化シリコン
層60は約1000人の厚さであった。開口80は通常
の方法で通常のポジのフォトレジス1一層70に形成さ
れた。
1サブコレクタ20を含む第1図の(A)に示した構造
を形成した。n−エピタキシャル層3oは約15ミクロ
ン、ポリシリコン層40は約3000人、二酸化シリコ
ン層50は約2000ないし3000人、窒化シリコン
層60は約1000人の厚さであった。開口80は通常
の方法で通常のポジのフォトレジス1一層70に形成さ
れた。
次に、CF4中で窒化シリコン層60を通して通常の方
法で反応性イオン・エッチングを行なった。反応性イオ
ン・エッチングは異方性であるので、これによって窒化
シリコン層60が完全に除去された。
法で反応性イオン・エッチングを行なった。反応性イオ
ン・エッチングは異方性であるので、これによって窒化
シリコン層60が完全に除去された。
次に二酸化シリコンに対して非常に選択的である希釈H
F緩衝水溶液を用いた湿式エツチングによって、二酸化
シリコン層50を除去した。エツチングは本来的にポリ
シリコン層40の上部表面で終了し、また湿式エツチン
グを用いたため、10oで示されるような幾らかのアン
ダーカットが生じた。
F緩衝水溶液を用いた湿式エツチングによって、二酸化
シリコン層50を除去した。エツチングは本来的にポリ
シリコン層40の上部表面で終了し、また湿式エツチン
グを用いたため、10oで示されるような幾らかのアン
ダーカットが生じた。
上記手順に続いて、圧力35ミクロン、電カフ00ワッ
トで、CF、を用いてポリシリコン層40を通して反応
性イオン・エッチングを施した。
トで、CF、を用いてポリシリコン層40を通して反応
性イオン・エッチングを施した。
同じ条件で、500人と推定される深さまでn−エピタ
キシャル層30に対してオーバーエツチングを施して、
第1図の(B)に示すような損傷を生じた。3000人
のポリシリコン層を通してn−エピタキシャル層までエ
ツチングするのに約15分かかり、n−エピタキシャル
層中に500人の深さまでオーバーエツチングをするの
に約2〜5分かかった。
キシャル層30に対してオーバーエツチングを施して、
第1図の(B)に示すような損傷を生じた。3000人
のポリシリコン層を通してn−エピタキシャル層までエ
ツチングするのに約15分かかり、n−エピタキシャル
層中に500人の深さまでオーバーエツチングをするの
に約2〜5分かかった。
この段階で、図面に示されているフォトレジスト70を
通常の方法で除去した。
通常の方法で除去した。
次に、800°Cで、湿った雰囲気で、約100分間、
通常の方法で500人の深さまでn−エピタキシャル層
30を二酸化シリコンに変換するこ一23= とにより、本発明の「犠牲用」の二酸化シリコン層を成
長させた。これによって、第1図の(C)に示す二酸化
シリコン層110が生じた。
通常の方法で500人の深さまでn−エピタキシャル層
30を二酸化シリコンに変換するこ一23= とにより、本発明の「犠牲用」の二酸化シリコン層を成
長させた。これによって、第1図の(C)に示す二酸化
シリコン層110が生じた。
次に、室温で希釈HF(10容積部のH2O,1容積部
のHF)中で3.5分間湿式エツチングを行なって(エ
ツチング速度は毎分約150ないし200人)、第1図
の(C)に示す二酸化シリコン層110を除去した。
のHF)中で3.5分間湿式エツチングを行なって(エ
ツチング速度は毎分約150ないし200人)、第1図
の(C)に示す二酸化シリコン層110を除去した。
これによって、第1図の(D)で120によって示され
る無垢の(損傷を受けていない)n−エピタキシャル層
が露出された。n−エピタキシャル層の全消費量は75
0人であった。すなわち、オーバーエツチングされた約
500人と二酸化シリコンに変換された250人の単結
晶シリコンの合計である。
る無垢の(損傷を受けていない)n−エピタキシャル層
が露出された。n−エピタキシャル層の全消費量は75
0人であった。すなわち、オーバーエツチングされた約
500人と二酸化シリコンに変換された250人の単結
晶シリコンの合計である。
」二部処理に続いて、800°Cで、湿った雰囲気中で
、第1図の(E)に示すスクリーン二酸化シリコン層1
30を通常の方法で全体で約180人の厚さまで成長さ
せた。成長は25分間実施した。
、第1図の(E)に示すスクリーン二酸化シリコン層1
30を通常の方法で全体で約180人の厚さまで成長さ
せた。成長は25分間実施した。
その後で、通常のベースおよびエミッタのイオン注入と
配線を行なった。
配線を行なった。
F1発明の効果
本発明によれば、反応性イオン・エッチングによる基板
損傷の影響なしに、一様な、予測しうる厚さの酸化物層
を成長させることができるから、この酸化物層を通して
のイオン注入法によって、所望のドーピング濃度及びド
ーピング深さを有するベース領域を正確に形成すること
ができる。
損傷の影響なしに、一様な、予測しうる厚さの酸化物層
を成長させることができるから、この酸化物層を通して
のイオン注入法によって、所望のドーピング濃度及びド
ーピング深さを有するベース領域を正確に形成すること
ができる。
第1図の(A)ないしくF)は本発明にもとづくバイポ
ーラ・トランジスタを製造するための方法の概略断面図
である。゛ 奈缶。 10・・・・単結晶シリコン基板、20・・・・n+サ
ブコレクタ、30・・・・n−エピタキシャル層、40
・・・・固有ポリシリコン領域、50・・・・二酸化シ
リコン層、60・・・・窒化シリコン層、80・・・・
開口。
ーラ・トランジスタを製造するための方法の概略断面図
である。゛ 奈缶。 10・・・・単結晶シリコン基板、20・・・・n+サ
ブコレクタ、30・・・・n−エピタキシャル層、40
・・・・固有ポリシリコン領域、50・・・・二酸化シ
リコン層、60・・・・窒化シリコン層、80・・・・
開口。
Claims (1)
- 【特許請求の範囲】 (イ)単結晶シリコン基板上の表面層を通してその下側
の単結晶シリコン基板本体を反応性イオン・エッチング
し、単結晶シリコン基板の表面に損傷を与えること、 (ロ)上記単結晶シリコン基板の露出し損傷を受けた表
面上に二酸化シリコン層を熱成長させて、損傷を受けた
シリコン表面を二酸化シリコンに変換すること、 (ハ)化学的エッチングによつて上記二酸化シリコン層
を除去して、損傷を受けていない単結晶シリコンを露出
させること、 (ニ)このように露出された単結晶シリコン上にスクリ
ーン二酸化シリコン層を形成すること、(ホ)上記スク
リーン二酸化シリコン層を通してイオン注入することに
よつてベース領域を形成すること、 (へ)上記ベース領域内にエミッタ領域を形成すること
、 を含む、バイポーラ・トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/803,451 US4701998A (en) | 1985-12-02 | 1985-12-02 | Method for fabricating a bipolar transistor |
| US803451 | 1985-12-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62133760A true JPS62133760A (ja) | 1987-06-16 |
Family
ID=25186537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61243326A Pending JPS62133760A (ja) | 1985-12-02 | 1986-10-15 | バイポ−ラ・トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4701998A (ja) |
| EP (1) | EP0224682A3 (ja) |
| JP (1) | JPS62133760A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5024957A (en) * | 1989-02-13 | 1991-06-18 | International Business Machines Corporation | Method of fabricating a bipolar transistor with ultra-thin epitaxial base |
| US5101256A (en) * | 1989-02-13 | 1992-03-31 | International Business Machines Corporation | Bipolar transistor with ultra-thin epitaxial base and method of fabricating same |
| DE4231310C1 (de) * | 1992-09-18 | 1994-03-24 | Siemens Ag | Verfahren zur Herstellung eines Bauelementes mit porösem Silizium |
| KR100505560B1 (ko) * | 1998-01-15 | 2006-04-21 | 페어차일드코리아반도체 주식회사 | 요철구조를 갖는 바이폴라 트랜지스터 |
| KR20090070036A (ko) * | 2007-12-26 | 2009-07-01 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5768033A (en) * | 1980-10-16 | 1982-04-26 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5987862A (ja) * | 1982-11-12 | 1984-05-21 | Hitachi Ltd | 半導体装置の製造法 |
| JPS59110119A (ja) * | 1982-12-15 | 1984-06-26 | Nec Corp | 半導体層の表面処理方法 |
| JPS6034063A (ja) * | 1983-08-05 | 1985-02-21 | Nec Corp | 半導体装置の製造方法 |
| JPS6074441A (ja) * | 1983-09-29 | 1985-04-26 | Nec Corp | 半導体層の表面処理方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3600241A (en) * | 1968-09-09 | 1971-08-17 | Ibm | Method of fabricating semiconductor devices by diffusion |
| US4305760A (en) * | 1978-12-22 | 1981-12-15 | Ncr Corporation | Polysilicon-to-substrate contact processing |
| US4319932A (en) * | 1980-03-24 | 1982-03-16 | International Business Machines Corporation | Method of making high performance bipolar transistor with polysilicon base contacts |
| US4495512A (en) * | 1982-06-07 | 1985-01-22 | International Business Machines Corporation | Self-aligned bipolar transistor with inverted polycide base contact |
| DE3330895A1 (de) * | 1983-08-26 | 1985-03-14 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen |
-
1985
- 1985-12-02 US US06/803,451 patent/US4701998A/en not_active Expired - Fee Related
-
1986
- 1986-10-07 EP EP86113866A patent/EP0224682A3/en not_active Ceased
- 1986-10-15 JP JP61243326A patent/JPS62133760A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5768033A (en) * | 1980-10-16 | 1982-04-26 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5987862A (ja) * | 1982-11-12 | 1984-05-21 | Hitachi Ltd | 半導体装置の製造法 |
| JPS59110119A (ja) * | 1982-12-15 | 1984-06-26 | Nec Corp | 半導体層の表面処理方法 |
| JPS6034063A (ja) * | 1983-08-05 | 1985-02-21 | Nec Corp | 半導体装置の製造方法 |
| JPS6074441A (ja) * | 1983-09-29 | 1985-04-26 | Nec Corp | 半導体層の表面処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0224682A3 (en) | 1988-06-01 |
| EP0224682A2 (en) | 1987-06-10 |
| US4701998A (en) | 1987-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912062A (en) | Method of eliminating bird's beaks when forming field oxide without nitride mask | |
| EP0229362B1 (en) | Semiconductor device and method of fabrication | |
| US5895252A (en) | Field oxidation by implanted oxygen (FIMOX) | |
| JPS6347337B2 (ja) | ||
| EP0033495B1 (en) | Process for fabricating a high speed bipolar transistor | |
| EP0087462A1 (en) | METHOD FOR MANUFACTURING A STRUCTURE OF INTEGRATED CIRCUITS. | |
| CN108257861A (zh) | 一种栅氧化层的制备方法及mos功率器件 | |
| US3600241A (en) | Method of fabricating semiconductor devices by diffusion | |
| US3895965A (en) | Method of forming buried layers by ion implantation | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JP4931212B2 (ja) | 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 | |
| EP0158715B1 (en) | Process for making semiconductor devices using high temperature treatment in an oxidizing environment | |
| US4701998A (en) | Method for fabricating a bipolar transistor | |
| US4696095A (en) | Process for isolation using self-aligned diffusion process | |
| KR100405015B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2000156376A (ja) | 半導体装置の製造方法 | |
| RU1830156C (ru) | Способ изготовлени полупроводниковых приборов | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| US4006045A (en) | Method for producing high power semiconductor device using anodic treatment and enhanced diffusion | |
| JP3584544B2 (ja) | 半導体装置の製造方法 | |
| KR100290901B1 (ko) | 반도체소자의격리막형성방법 | |
| RU2279733C2 (ru) | Структура биполярного транзистора с эмиттером субмикронных размеров и способ ее изготовления | |
| US20060030118A1 (en) | Method of manufacturing a semiconductor device with field isolation regions consisting of grooves filled with isolation material | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 |