JPS62134939A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS62134939A JPS62134939A JP60275633A JP27563385A JPS62134939A JP S62134939 A JPS62134939 A JP S62134939A JP 60275633 A JP60275633 A JP 60275633A JP 27563385 A JP27563385 A JP 27563385A JP S62134939 A JPS62134939 A JP S62134939A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- components
- substrate
- integrated circuit
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/759—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a laterally-adjacent discrete passive device
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
に産業上の利用分野】
本発明は混成集積回路に係り、特に回路基板上にチップ
状の回路部品をマウントして所定の回路を形成するよう
にした混成集積回路に関する。 Ｋ発明の概要】 本発明は、混成集積回路を構成するチップ状の回路部品
の電極をワイヤボンディングによって回路基板の電極と
接続するようにしたものであって、これによって部品の
小型化に対応するとともに、高密度の実装を可能とした
ものである。 Ｋ従来の技術】 各種の電子回路を形成するために、従来より混成集積回
路が用いられている。従来の混成集積回路は例えば第３
図に示されるようになっており、ハイブリッド基板１上
にチップ状の部品２とモールドＩＣ３とをそれぞれマウ
ントするとともに、これらの回路部品２．３の電極をハ
イブリッド基板１の導電パターンからなる電極４と半田
によって接続するようにしていた。（してこのようなハ
イブリッド基板１のビン５をマザーボード６のビン挿入
孔７内に挿入し、このビン５を半田によってマザーボー
ド６の導電パターンからなる電極と接続するようにして
いた。
状の回路部品をマウントして所定の回路を形成するよう
にした混成集積回路に関する。 Ｋ発明の概要】 本発明は、混成集積回路を構成するチップ状の回路部品
の電極をワイヤボンディングによって回路基板の電極と
接続するようにしたものであって、これによって部品の
小型化に対応するとともに、高密度の実装を可能とした
ものである。 Ｋ従来の技術】 各種の電子回路を形成するために、従来より混成集積回
路が用いられている。従来の混成集積回路は例えば第３
図に示されるようになっており、ハイブリッド基板１上
にチップ状の部品２とモールドＩＣ３とをそれぞれマウ
ントするとともに、これらの回路部品２．３の電極をハ
イブリッド基板１の導電パターンからなる電極４と半田
によって接続するようにしていた。（してこのようなハ
イブリッド基板１のビン５をマザーボード６のビン挿入
孔７内に挿入し、このビン５を半田によってマザーボー
ド６の導電パターンからなる電極と接続するようにして
いた。
【発明が解決しようとりる問題点］
このような従来の混成集積回路の欠点は、ハイブリッド
基板１にマウントされるチップ状部品２ウモールドＩＣ
３の小型化に伴い、半田付けの信・顕性が低下すること
であって、これによって部品２．３の小型化が妨げられ
るという欠点があった。 また部品２．３の電極と接続される電極４をハイブリッ
ド基板１上に形成しなければならず、このためにハイブ
リッド基板１上に部品２．３を高密度に実装することが
できなかった。 本発明はこのような問題点に鑑みてなされたものであっ
て、ＲＩＳ品の小型化を妨げることなく、しかも高密度
実装が可能な混成集積回路を提供することを目的とする
ものである。 て問題点を解決するための手段】 本発明は、回路基板に上にチップ状の回路部品をマウン
１−シて所定の回路を形成するようにしたしのにおいて
、前記チップ状の回路部品の電極をワイヤボンディング
によって回路基板の電極と接続するようにしたものであ
る。なおここでチップ状の回路部品はチップＩＣをも酋
むものである。 Ｋ作用】 従って本発明によれば、半田付けを必要とせずにチップ
状の回路部品を回路基板の電極と接続することが可能に
なり、これによって部品の小型化を達成することができ
るとともに、高密度実装が可能になる。 に実施例Σ 以下本発明を図示の一実施例につき説明する。 第１図および第２図は本発明の一実施例に係る混成集積
回路を示すものであって、この集積回路はマザーボード
１０とハイブリッド基板１１とから構成されている。マ
ザーボード１０は通常の有機材料基板によって構成され
ており、この基板上に高い絶縁性を有するハイブリッド
基板１１が接着によって固定されるようになっている。 そしてハイブリッド基板１１上にはペアチップ部品１２
やベアチップＩＣｌ３がマウントされるようになってい
る。すなわちこれらの部品１２．１３はともにモールド
の外装体を備えておらず、回路素子それ自体から構成さ
れている。そしてこれらの部品１２．１・３（ユ、第２
図に示すように、接着剤１４によってハイブリッド基板
１１０表面に固定されるようになっている。 このよう・２混成集積回路を構成するペアチップ部品１
２やベアチップＩＣｌ３の電極１６は、ボンディング用
ワイヤ１５を介してマザーボード１０の導電パターンか
らなる電極１７と接続されるようになっている。そして
これによって所定の回路が形成されたならば、ファンク
ションテストを行なうこと）こよって、所定の回路動作
が行なわれるかどうかを確認するようにしている。この
テストの後に、特に第２図に示すように、合成樹脂によ
ってインナコート１８を施し、さらにこの上のに同じく
合成樹脂によってオーバーコート１９を施すようにして
いる。このようにして混成集積回路が１１１られること
になる。 このような混成集積回路は、半田を用いることなく、電
子回路を形成する点に大きな特徴を有している。すなわ
ち■Ｃのオペレート電流が次第に小さくなる傾向にあり
、これによって部品１２．１３の大きさが小型化される
ようになっている。 そしてこのような部品１２．１３がワイヤボンディング
によって回路基板１０の電極１７と接続されるようにな
っているために、半田付けの信頼性によって部品の小型
化を妨げることがなくなる。 ざらにこのような混成集積回路においては、ハイブリッ
ド基板１１に部品１２．１３の電極と接続される電極を
形成する必要がなくなるために、ハイブリッド基板１１
の実装密度が高くなり、これによって回路の小型化を達
成することが可能になる。またハイブリッド基板１１の
７１５ｍとマザーボード１０の電極とを接続するための
ビンも必要でないために、ビンのための端子面積もなく
すことができ、これによってさらに回路を小型化するこ
とが可能になる。また部品１２．１３については、ボン
ディマグ用ワイＡ７１５によって接続される位危のみ電
１ｆｉ１６を設ければよい。またこのような混成集積回
路は、上述の如くその生産の工程が少ないために、コス
トを低減することが可能になる。
基板１にマウントされるチップ状部品２ウモールドＩＣ
３の小型化に伴い、半田付けの信・顕性が低下すること
であって、これによって部品２．３の小型化が妨げられ
るという欠点があった。 また部品２．３の電極と接続される電極４をハイブリッ
ド基板１上に形成しなければならず、このためにハイブ
リッド基板１上に部品２．３を高密度に実装することが
できなかった。 本発明はこのような問題点に鑑みてなされたものであっ
て、ＲＩＳ品の小型化を妨げることなく、しかも高密度
実装が可能な混成集積回路を提供することを目的とする
ものである。 て問題点を解決するための手段】 本発明は、回路基板に上にチップ状の回路部品をマウン
１−シて所定の回路を形成するようにしたしのにおいて
、前記チップ状の回路部品の電極をワイヤボンディング
によって回路基板の電極と接続するようにしたものであ
る。なおここでチップ状の回路部品はチップＩＣをも酋
むものである。 Ｋ作用】 従って本発明によれば、半田付けを必要とせずにチップ
状の回路部品を回路基板の電極と接続することが可能に
なり、これによって部品の小型化を達成することができ
るとともに、高密度実装が可能になる。 に実施例Σ 以下本発明を図示の一実施例につき説明する。 第１図および第２図は本発明の一実施例に係る混成集積
回路を示すものであって、この集積回路はマザーボード
１０とハイブリッド基板１１とから構成されている。マ
ザーボード１０は通常の有機材料基板によって構成され
ており、この基板上に高い絶縁性を有するハイブリッド
基板１１が接着によって固定されるようになっている。 そしてハイブリッド基板１１上にはペアチップ部品１２
やベアチップＩＣｌ３がマウントされるようになってい
る。すなわちこれらの部品１２．１３はともにモールド
の外装体を備えておらず、回路素子それ自体から構成さ
れている。そしてこれらの部品１２．１・３（ユ、第２
図に示すように、接着剤１４によってハイブリッド基板
１１０表面に固定されるようになっている。 このよう・２混成集積回路を構成するペアチップ部品１
２やベアチップＩＣｌ３の電極１６は、ボンディング用
ワイヤ１５を介してマザーボード１０の導電パターンか
らなる電極１７と接続されるようになっている。そして
これによって所定の回路が形成されたならば、ファンク
ションテストを行なうこと）こよって、所定の回路動作
が行なわれるかどうかを確認するようにしている。この
テストの後に、特に第２図に示すように、合成樹脂によ
ってインナコート１８を施し、さらにこの上のに同じく
合成樹脂によってオーバーコート１９を施すようにして
いる。このようにして混成集積回路が１１１られること
になる。 このような混成集積回路は、半田を用いることなく、電
子回路を形成する点に大きな特徴を有している。すなわ
ち■Ｃのオペレート電流が次第に小さくなる傾向にあり
、これによって部品１２．１３の大きさが小型化される
ようになっている。 そしてこのような部品１２．１３がワイヤボンディング
によって回路基板１０の電極１７と接続されるようにな
っているために、半田付けの信頼性によって部品の小型
化を妨げることがなくなる。 ざらにこのような混成集積回路においては、ハイブリッ
ド基板１１に部品１２．１３の電極と接続される電極を
形成する必要がなくなるために、ハイブリッド基板１１
の実装密度が高くなり、これによって回路の小型化を達
成することが可能になる。またハイブリッド基板１１の
７１５ｍとマザーボード１０の電極とを接続するための
ビンも必要でないために、ビンのための端子面積もなく
すことができ、これによってさらに回路を小型化するこ
とが可能になる。また部品１２．１３については、ボン
ディマグ用ワイＡ７１５によって接続される位危のみ電
１ｆｉ１６を設ければよい。またこのような混成集積回
路は、上述の如くその生産の工程が少ないために、コス
トを低減することが可能になる。
以上のように本発明は、チップ状の回路部品の電極をワ
イヤボンディングによって回路基板の電極と接続するよ
うにしたものである。従って本発明によれば、半田付け
の信頼性によって部品の小型化が妨げられることがなく
なり、より小型の部品を用いることが可能になる。ざら
にワイヤボンディングによってチップ用の回路部品の接
続を行なうようにしているために、高密度実装が可能に
なって回路の小型化が達成されることになる。
イヤボンディングによって回路基板の電極と接続するよ
うにしたものである。従って本発明によれば、半田付け
の信頼性によって部品の小型化が妨げられることがなく
なり、より小型の部品を用いることが可能になる。ざら
にワイヤボンディングによってチップ用の回路部品の接
続を行なうようにしているために、高密度実装が可能に
なって回路の小型化が達成されることになる。
第１図は本発明の一実施例に係る混成集積回路を示す外
観図、第２図は同縦断面図、第３図は従来の混成集積回
路の分解斜視図である。 なお図面に用いた符号において、 １０・・・マザーボード １１・・・ハイブリッド基板 １２・・・ペアチップ部品 １３・・・ベアチップＩＣ ｌ３・・・ボンディング用ワイヤ １６・・・電極 １７・・・電極（導電パターン） である。
観図、第２図は同縦断面図、第３図は従来の混成集積回
路の分解斜視図である。 なお図面に用いた符号において、 １０・・・マザーボード １１・・・ハイブリッド基板 １２・・・ペアチップ部品 １３・・・ベアチップＩＣ ｌ３・・・ボンディング用ワイヤ １６・・・電極 １７・・・電極（導電パターン） である。
Claims (1)
- 回路基板上にチップ状の回路部品をマウントして所定
の回路を形成するようにしたものにおいて、前記チップ
状の回路部品の電極をワイヤボンディングによって回路
基板の電極と接続するようにしたことを特徴とする混成
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60275633A JPS62134939A (ja) | 1985-12-06 | 1985-12-06 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60275633A JPS62134939A (ja) | 1985-12-06 | 1985-12-06 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62134939A true JPS62134939A (ja) | 1987-06-18 |
Family
ID=17558176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60275633A Pending JPS62134939A (ja) | 1985-12-06 | 1985-12-06 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62134939A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457355A (ja) * | 1990-06-27 | 1992-02-25 | Sanyo Electric Co Ltd | 制御ユニットモジュールおよびそのモジュールを用いた洗濯機 |
| JPH0461367A (ja) * | 1990-06-29 | 1992-02-27 | Sanyo Electric Co Ltd | 制御ユニットモジュール |
| WO2005038917A1 (ja) * | 2003-10-20 | 2005-04-28 | Genusion Inc. | 半導体装置のパッケージ構造およびパッケージ化方法 |
-
1985
- 1985-12-06 JP JP60275633A patent/JPS62134939A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0457355A (ja) * | 1990-06-27 | 1992-02-25 | Sanyo Electric Co Ltd | 制御ユニットモジュールおよびそのモジュールを用いた洗濯機 |
| JPH0461367A (ja) * | 1990-06-29 | 1992-02-27 | Sanyo Electric Co Ltd | 制御ユニットモジュール |
| WO2005038917A1 (ja) * | 2003-10-20 | 2005-04-28 | Genusion Inc. | 半導体装置のパッケージ構造およびパッケージ化方法 |
| US7723835B2 (en) | 2003-10-20 | 2010-05-25 | Genusion, Inc. | Semiconductor device package structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| US5473190A (en) | Tab tape | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| JPH01256161A (ja) | 印刷配線板装置 | |
| JPS60105269A (ja) | ハイブリツド回路の製造方法 | |
| JPS59222947A (ja) | 半導体装置およびその製造方法 | |
| US7449364B2 (en) | Device and method for including passive components in a chip scale package | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH04324920A (ja) | 表面実装部品の実装方法 | |
| JPS60210858A (ja) | フラツトパツケ−ジｌｓｉ | |
| JP2000260661A (ja) | チップ部品およびチップ部品実装基板 | |
| JPH0458189B2 (ja) | ||
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| JPH11260959A (ja) | 半導体パッケージ | |
| JPS617646A (ja) | ハイブリツドｉｃの変更方法 | |
| JPH06350025A (ja) | 半導体装置 | |
| JPH08186196A (ja) | 半導体装置の実装構造 | |
| JPH02288292A (ja) | 半導体装置 | |
| JPH05333111A (ja) | 混成集積回路装置 | |
| JPH0297042A (ja) | 電子部品搭載用基板 | |
| JPH04212446A (ja) | 厚膜ハイブリッドｉｃ | |
| JPH03195091A (ja) | 多層回路装置及びその製造方法 | |
| JPS58105559A (ja) | 回路板 | |
| JPS63115394A (ja) | 電子回路パツケ−ジ |