JPS62135264A - トランジスタチヨツパ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直流電源に直列接続されたトランジスタのスイ
ッチング動作により負荷の電力を制御するトランジスタ
チョッパ回路に関する。

〔関連技術及びその問題点〕

一般に、この種のトランジスタチョッパ回路に使用され
るトランジスタは飽和領域で使用されている。しかし、
トランジスタには蓄積時間が存在するので、トランジス
タを遮断してベース電流が切れてもベース領域内には余
剰のキャリアが蓄積されてこの蓄積時間（ストレージタ
イム）中はコレクタ電流が流れてトランジスタは導通状
態にある。従って、後段のｆンダクタンスの励磁時間が
長くなると同時に消磁時間が短くなる傾向にある。この
トランジスタのストレージタイムが温度およびコレクタ
′に１流の変化等に起因して長くなると、インダクタン
スの消磁時間が不充分となり飽和する現象が生じ、この
飽和状態ではトランジスタを導通するとベース電流のｈ
ＰＥ倍の電流がコレクタに流れると同時にトランジスタ
のエミッターコレクタ間に直流電圧が加わる結果、トラ
ンジスタの消費電力が増大し電力損失が大きくなったり
トランジスタが破壊されると言う問題が生じる。また、
トランジスタを高周波で駆動するとこのストレージタイ
ムは無視できなくなり、高周波における安定な動作が期
待できないことになる。

このため、第３図に示すように主スイツチングトランジ
スタＡと駆動トランジスタＢとの間にコンデンサＣを接
続し、主スイツチングトランジスタＡがオンの時にコン
デンサＣを充電し、オフの時に抵抗りを介してこの充電
された電荷を放電するようにして主ストレージタイムを
短縮した回路がある。Ｅはパルス幅制御を行う安定化制
御回路である。

しかし、前記回路では入力電圧が高い場合や主スイツチ
ングトランジスタＡのオン時間が長い場合、コンデンサ
Ｃの電圧が主スイツチングトランジスタＡのｙｍｏの定
格を越えてしまうと言う問題があった。

〔発明の目的〕

本発明は前記問題に基づいてなされたものであり、ベー
ス領域内の余剰キャリアを速やかに除去してストレージ
タイムを短縮し、電力損失を少なくしかつ高周波におい
ても安定に動作可能で、スイッチングトランジスタＶＥ
ＢＯの定格を越えないトランジスクチ１．フ回路を提供
することを目的とするものである。

〔発明の構成〕

前記目的を達成するための本発明の構成は直流電源に直
列接続されたトランジスタのスイッチング両件により負
荷の電力を制御する制御回路を備えたトランジスタチ、
フバ回路において、前記トランジスタのベースと前記制
御回路との間にコンデンサとツェナーダイオードの並列
回路を挿入接続することを特徴とするものである。

〔発明の実施例〕

以下、図面に基づいて本発明の一実鳴例を詳述する。

＠１図において、１は直流゛ｒ「源、２はこの直υＩＣ
５電源１に直列接続されている制御用の第１のトランジ
スタであり、この第１のトランジスタ２のコレクタ側に
はインダクタンス３と出力コンデンサ４が直列接続され
ている。５はフライホイール用ダイオード、６は負荷で
ある。

前記第１のトランジスタ２のベースと直流電源１のマイ
ナス端子間には逆バイアス電源７となるコンデンサ８と
定電圧用ツェナーダイオード９の並列回路と抵抗１０と
第２のトランジスタ１１とが直列に接続されている。こ
の第２のトランジスタ１１は制御回路１２から前記負荷
６のｔ［力を制御するパルス信号が印加され、前記第１
のトランジスタ２をスイッチング動作させるペース電流
を供給する。

第１のトランジスタ２のエミッタとツェナーダイオード
９のアノード間には前記パルス信号がオフの時に短絡す
る第３のトランジスタ１３が接続されている。１４は第
４のトランジスタであり、そのベースを第３０）トラン
ジスタ１３のエミ、りに接続し、コレクタを第３のトラ
ンジスタ１３のペースに接続し、エミッタ８第２のトラ
ンジスタ１１のコレクタに接続している、１５は第１の
トランジスタ２のペースと第３のトランジスタ１３０ベ
ース間に接続された抵抗である。これら逆バイアス電源
７．抵抗１０゜第３及び第４のトランジスタ１３，１４
及び抵抗１５とによって逆バイアス回路１６が構成され
る。

以上のように構成される本発明回路は制御回路１２から
パルス信号が第２のトランジスタ１１に印加され、この
パルス信号がオンの時第２のトランジスタ１１が導通し
、ツェナーダイオード９及び抵抗１０を介して第１のト
ランジスタ２のペース電流が流れコンデンサ８は図示の
極性で充電され第１のトランジスタ２が導通する。

この場合、抵抗１０の電圧によって第４のトランジスタ
１４が導通し、そのため第３のトランると、第２のトラ
ンジスタ１１が遮断されて、それと同時に抵抗１０に電
流が流れなくなるため第１及び第４のトランジスタ２．
１４も遮断される。そして、第３のトランジスタ１３の
ベース曖エミッタ間はコンデンサ８の充ｉｆ　１１圧に
より順バイアスされるので第３のトランジスタ１３は導
通する。これによって、ｆＲ３のトランジスタ１３のコ
レクタすなわち第１のトランジスタ２のエミ、りがコン
デンサ８のマイナス側の極性とほぼ同電位となり、第１
のトランジスタ２のペース・エミッタ間がコンデンサ８
によって逆バイアスされて、第２図囚に示すように第１
のトランジスタ２にマイナスのペース？ｌＥ　１ｔＩＢ
が流れ、余剰のキャリアを速やかに消去させて同図■に
示す従来例よりもストレージタイムを短かくする。また
、ツェナーダイオード９のツェナー電圧をトランジスタ
２のＶ（３）以下に設定すれば、コンデンサ８の充電′
４圧はトランジスタ２のｙＩ！ＸＢｏ　ｔｔ　ｂｉｔえ
ることはない。

このように、第１のトランジスタ２の遮断時にペースー
エミ、り間に逆電流を流すことによりストレージタイム
を短し、インダクタンス３の消磁時間を充分に取ること
によって、第１のトランジスタ２の電力損失を少なくし
かつ高周波においても安定に動作させる。

〔発明の効果〕

以上詳述したように本発明によれば直流電源に直列接続
されたトランジスタのスイッチング動作により負荷の電
力を制御する制御回路を倫えたトランジスクチ１．フ回
路において、前記トランジスタのペースと前記制何回路
との間にコンデンサとツェナーダイオードの並列回路を
挿入接続することにより、ペース領域内の余剰キャリア
を速やかに除去してストレージタイムを短縮し、電力損
失を少なくしかつ高周波においても安定に動作可能で、
スイッチングトランジスタのｙｍの定格を越えないトラ
ンジスタチＷ、パ回路を提供できる。

【図面の簡単な説明】

第１図は本発明の一実覗例を示す回路図、第２図囚は＠
ｌのトランジスタのペース７１　ｍ　Ｉ　Ｂ　。 コレクタ電流Ｉａの波形図、同図０は従来のトランジス
タのベース電流ＩＢ、コレクタ電流Ｉａの波形図、第３
図は従来例を示す回路図である。 １１１・直流電源　２・・第１のトランジスタ３・・イ
ンダクタンス　６・・負荷　７・・ｉｔＡバイアス電源
　８・・コンデンサ　１２・・制夜回路　１３・・第３
のトランジスタ　１６・・逆バイアス回路 特ｆ’Ｆ　　出願　　人　　　　ネミツク・ラムダ味式
会社代理人弁理士　　牛　　木　　謹 第１！！１ １ＩＩ３図 （Ｂ）

Claims (1)

【特許請求の範囲】
1. 直流電源に直列接続されたトランジスタのスイッチング
   動作により負荷の電力を制御する制御回路を備えたトラ
   ンジスタチョッパ回路において、前記トランジスタのベ
   ースと前記制御回路との間にコンデンサとツェナーダイ
   オードの並列回路を挿入接続することを特徴とするトラ
   ンジスタチョッパ回路。