JPH0619325Y2 - スイッチング電源回路 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はＤＣ−ＤＣコンバータに利用できるスイッチン
グ電源回路に関するものである。

〔従来の技術〕

主スイッチングトランジスタのゲート・ソース間（又は
ベース・エミッタ間）には、オン時に大量の電荷が蓄積
される。この蓄積電荷があると、主トランジスタは急速
にオフに移行することができない。そして、オフ期間に
なってもドレイン（又はコレクタ）電圧とドレイン（又
はコレクタ）電流が少しの間残留して、これらの電圧と
電流の積に相当する電力を消費し、いわゆるターンオフ
・ロスを生じることになる。

そこで、オン時に蓄積した電荷を、オフに移行した時点
で急速に放電させるための電荷消失用トランジスタを、
主トランジスタのゲート・ソース間（又はベース・エミ
ッタ間）に接続した構成が考えられている。

第２図に、このような電荷消失用トランジスタＱ_２を有
する従来のスイッチング電源回路の例を示す。この図
で、ＭＯＳ−ＦＥＴからなる主スイッチングトランジス
タＱ_１は、ドレインがトランスＴの一次巻線を介して入
力端子１に接続され、ソースが接地されている。また、
そのゲートはダイオードＤ_１を介して駆動トランジスタ
Ｑ_３と抵抗Ｒ_１の接続点に接続されている。Ｒ_２及びＲ
_３は駆動トランジスタＱ_３のベースバイアス抵抗、４は
パルス幅制御回路、５は抵抗Ｒ_４と抵抗Ｒ_５で分圧した
出力電圧を基準電圧Ｖ_ｒと比較する誤差増幅器、Ｅは直
流入力電圧Ｖ_ｉを供給する電源である。トランスＴの二
次巻線には、ダイオードＤ_２とコンデンサＣからなる整
流平滑回路が接続され、出力端子２に接続された負荷３
に直流出力電圧を供給するようになされている。

このような構成において、パルス幅制御回路４の出力側
のＡ点の電位が低レベルになると、駆動トランジスタＱ
_３がオンし、主トランジスタＱ_１もオンとなる。そして
入力端子１に接続された電源Ｅから流入する電流によっ
てトランスＴの一次巻線に電力が磁気エネルギーの形で
蓄えられる。このとき、主トランジスタＱ_１のゲート・
ソース間にはダイオードＤ_１を通じて入力電圧Ｖ_ｉが印
加されるので電荷が蓄積される。また、電荷消失用トラ
ンジスタＱ_２はダイオードＤ_１によって逆バイアスされ
るのでオフ状態にある。

次いで、Ａ点の電位が高レベル（≒Ｖ_ｉ）になると、駆
動トランジスタＱ_３がオフし主トランジスタＱ_１もオフ
に移行する。そしてトランスＴの一次巻線に蓄積された
電磁エネルギーが二次巻線に逆起電力の形で発生するた
め、ダイオードＤ_２が導通状態となり負荷３に電力が供
給される。この際、主トランジスタＱ_１がオン時にその
ゲート・ソース間に蓄積した電荷のために、電荷消失用
トランジスタＱ_２は主トランジスタＱ_１がオフに移行し
た直後ベース・エミッタ間が順バイアスとなってオン
し、蓄積された電荷を放電して主トランジスタＱ_１を急
速にオフさせる。

〔考案が解決しようとする課題〕

ところが、このような従来の構成では、主トランジスタ
Ｑ_１のゲートの電位は電荷消失用トランジスタＱ_２のベ
ース・エミッタ間電圧以下になりえない。また、電荷消
失用トランジスタＱ_２による瞬時放電量は、トランジス
タＱ_２のベース電流及び電流増幅率h_FEによって制限を
受けるが、このベース電流を決定する抵抗Ｒ_１は、トラ
ンジスタＱ_３がオン時に抵抗Ｒ_１で消費される電力損失
を極力小さくする必要があることから一般にはあまり小
さくできない。

このような理由により、従来の回路では主トランジスタ
Ｑ_１のターンオフ・ロスを十分に低減できない問題があ
った。

〔課題を解決するための手段〕

本考案は、主トランジスタＱ_１がオン時に蓄積した不要
な電荷を、オフ時にトランジスタＱ_２を通じて放電可能
にしたスイッチング電源回路において、主トランジスタ
がオンのときに電源に接続されて磁気エネルギーを蓄積
し、主トランジスタがオフのときにこの蓄積した磁気エ
ネルギーによって逆起電力を生じるコイルを介して、電
荷消失用トランジスタＱ_２のベースを接地した構成を特
徴とする。

〔実施例〕

第１図は本考案のスイッチング電源回路の一実施例を示
す回路図である。この図においても、先に述べた従来例
と対応する部分には同一符号を付してある。

本スイッチング電源回路の特徴は、電荷消失用トランジ
スタＱ_２のベースを、抵抗Ｒ_１に直列に挿入したコイル
Ｌを介して接地した構成にある。

この構成において、駆動トランジスタＱ_３がオンする
と、コイルＬには抵抗Ｒ_１を介して電流が流入し磁気エ
ネルギーの形で電力が蓄えられる。このとき、トランジ
スタＱ_１のゲート・ソース間には従来と同様にダイオー
ドＤ_１を通じて入力電圧Ｖ_ｉが印加され、大量の電荷が
蓄積される。

次いで、駆動トランジスタＱ_３がオフに移行すると、コ
イルＬには駆動トランジスタＱ_３がオンの時に蓄えられ
たコイルＬの磁気エネルギーによって逆起電力が発生す
る。その結果、電荷消失用トランジスタＱ_２はベースが
瞬時に十分な順バイアス状態になるのでオンし、主トラ
ンジスタＱ_１のゲート・ソース間に蓄積された電荷を一
気に放電させる。これにより、主トランジスタＱ_１は急
速にオフする。

コイルＬに蓄積される電磁エネルギーの量は抵抗Ｒ_１に
よって調整できるが、これらコイルＬ及び抵抗Ｒ_１の値
は、電荷消失用トランジスタＱ_２のベース電圧をグラン
ドよりも負にし得るだけの逆起電力をコイルＬに生ずる
ように選定する。

前述のように、従来は主トランジスタＱ_１のゲートの電
位を、電荷消失用トランジスタＱ_２のベース・エミッタ
間電圧（約0.7Ｖ）以下に下げることができなかった。
これに対してコイルＬを設けた本回路では、電荷消失用
トランジスタＱ_２のコレクタ・エミッタ間電圧（約0.02
Ｖ）まで大幅に下げることが可能となった。

なお、主スイッチングトランジスタＱ_１としては、ＭＯ
Ｓ−ＦＥＴに限らずバイポーラ型のトランジスタを用い
てもよい。

〔考案の効果〕

本考案の構成によれば、主トランジスタに蓄積した電荷
は早期に確実に消滅するので、主トランジスタのオフ動
作に遅れを生じることがなく、ターンオフ・ロスの極め
て少ない効率のよいスイッチング電源を得ることができ
る。

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路図、第２図は従来
例を示す回路図である。 Ｖ_ｉ……入力電圧 Ｑ_１……主トランジスタ Ｑ_２……第２のトランジスタ Ｌ……コイル

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】電源から供給された直流入力電圧を断続す
   る主トランジスタと、主トランジスタがオン時にゲート
   ・ドレイン間またはベース・エミッタ間に蓄積した電荷
   を主トランジスタのオフ時に放電させる第２のトランジ
   スタとを備えたスイッチング電源回路において、主トラ
   ンジスタがオンのときに該電源に接続されて磁気エネル
   ギーを蓄積し、主トランジスタがオフのときに該磁気エ
   ネルギーによって逆起電力を生じるコイルを介して、第
   ２のトランジスタのベースを接地したことを特徴とする
   スイッチング電源回路。
2. 【請求項２】該コイルと直列に抵抗を挿入した請求項１
   のスイッチング電源回路。