JPS62135468U - - Google Patents
Info
- Publication number
- JPS62135468U JPS62135468U JP2316686U JP2316686U JPS62135468U JP S62135468 U JPS62135468 U JP S62135468U JP 2316686 U JP2316686 U JP 2316686U JP 2316686 U JP2316686 U JP 2316686U JP S62135468 U JPS62135468 U JP S62135468U
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- thick film
- hybrid integrated
- board
- margins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
第１図は、本考案の一実施例の厚膜混成集積回
路の平面図、第２図および第３図はそれぞれ従来
の厚膜混成集積回路の平面図および断面図である
。 １……基板、２……パターン部、３，５……合
わせマーク、４……合わせパターン、６……余白
部分、７……導体、８……抵抗体。
路の平面図、第２図および第３図はそれぞれ従来
の厚膜混成集積回路の平面図および断面図である
。 １……基板、２……パターン部、３，５……合
わせマーク、４……合わせパターン、６……余白
部分、７……導体、８……抵抗体。
Claims (1)
- 基板の余白部分に複数の合わせマークを設け、
各印刷工程の印刷材料による合わせパターンが対
応する前記合わせマークに設けられたことを特徴
とする厚膜混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2316686U JPS62135468U (ja) | 1986-02-19 | 1986-02-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2316686U JPS62135468U (ja) | 1986-02-19 | 1986-02-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62135468U true JPS62135468U (ja) | 1987-08-26 |
Family
ID=30821215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2316686U Pending JPS62135468U (ja) | 1986-02-19 | 1986-02-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62135468U (ja) |
-
1986
- 1986-02-19 JP JP2316686U patent/JPS62135468U/ja active Pending