JPS62136066A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関し、特に容量蓄積
部をもつ大規模集積回路（ＶＬＳＩ）装置におけるシリ
コン基板へのトレンチ（溝）の加工方法の改良に係るも
のである。　　　′ 〔従来の技術〕 一般的に、数多くの記憶素子（容量蓄積部）を中心に構
成されるＶＬＳｆ装置においては、回路の集積度を向上
させる必要上、各素子面積が縮少される傾向にあって、
この素子面積縮少化に対し充分な電荷蓄積容量を確保す
るために、トレンチの溝面を利用する。いわゆるトレン
チキャパシタによって容量蓄積部を構成させる手段が採
用されている。

従来例によるこの種のトレンチキャパシタの構成、こ−
ではＮ−ＭＯＳ型装置におけるこの種のトレンチキャパ
シタの形成工程を、その工程順に第２図（ａ）ないしく
ｆ）に示しである。

すなわち、まず最初にシリコン基板ｌの主面上にあって
、例えば公知の写真製版技術により、所期のトレンチパ
ターンを転写してマスクパターン２を形成させ（第２図
（ａ））た上で、このマスクパターン２をエツチングマ
スクにして、例えばフレオン１４（Ｃ：Ｆ４）と酸素と
の混合ガスプラズマ３を用いた異方性エツチングにより
、このシリコン基板１に数ル程度の深さでトレンチ４を
選択的に掘り込んで（同図（ｂ））溝形成させる。

次に、前記マスクパターン２を除去したのち、新たに容
量蓄積部の基板側電極パターンを転写してマスクパター
ン５を形成させ（第２図（Ｃ））だ上で、このパターン
５をマスクにして、例えばイオン注入法などにより、前
記基板１の選択部分と、前記溝形成させたトレンチ４の
全側面および底面とに、不純物層６を注入形成させて一
方の基板側電極とする（同図（ｄ））。

ついで、こ−でも前記マスクパターン５を除去したのち
、例えば熱酸化法などにより、前記基板１の不純物層６
部分を含む表面と、トレンチ４の不純物層６部分を含む
全側面および底面とに、酸化膜７を酸化形成して容量部
としく同図（ｅ））、さらに前記酸化膜７を介して不純
物層６に対向し、かつトレンチ４内の溝空間部を含んだ
部分に、例えば不純物としてのリンの添加により低抵抗
としたポリシリコン層８を埋め込み堆積形成させて他方
の配線側電極とする（同図（「））のである。

このようにして、従来例によるトレンチキャパシタの形
成方法においては、シリコン基板ｌに溝状に掘り込んだ
トレンチ４．殊にその面積範囲の大きい側面部を利用す
ることにより、平面的には比較的少ない占有面積範囲内
にあって、トレンチキャパシタとしての蓄積容量部の面
積を飛躍的に増加させ得るのである。

〔発明が解決しようとする問題点〕

しかしながら、このような従来例でのトレンチキャパシ
タの構成にあっては、トレンチ４がは（垂直に掘り込ま
れているために、 ■　掘り込まれるトレンチ４の各コーナ一部が鋭角状を
呈するために、電界集中によって酸化膜７に絶縁破壊を
生ずる惧れのあること。

■　トレンチ４内の溝空間部をポリシリコン層８などで
埋め込み充填させる際、同層８が溝底部に均一に形成さ
れずに空胴部分を生じ易く、かつ表面平坦化が損なわれ
て了うこと。

■　溝形成されるトレンチ４が深くなると、イオン注入
法では、このトレンチ側面に所望の不純物層６を形成し
にくいこと。

などの問題点を有するものであった。

従ってこの発明の目的とするところは、従来例方法によ
るこれらの問題点、すなわちトレンチのコーナ一部にお
ける絶縁耐圧の低下、溝空間部の埋め込みと表面平坦化
の困難さ、溝側面での不純物層の形成しにくさ、などを
効果的に改善した半導体装置の製造方法を提供すること
である。

〔問題点を解決するための手段〕

前記目的を達成するために、この発明に係る半導体装置
の製造方法は、トレンチの溝断面形状を外拡テーパー状
に形成させ、同トレンチの側面部を外拡テーパー面にし
たものである。

〔作　　　用〕

すなわち、この発明方法では、トレンチの側面部を外拡
テーパー面に形成したので、同トレンチの各コーナ一部
がそれぞれに鈍角化されることになり、同コーナ一部に
おける電界集中が解消されて絶縁耐圧を向上できると共
に、溝空間部の埋め込み９表面の平坦化、および溝側面
部への不純物層の形成をそれぞれ容易にし得るのである
。

〔実　施　例〕

以下、この発明に係る半導体装置の製造方法の一実施例
につき、第１図（ａ）ないしくｆ）を参照して詳細に説
明する。

この第１図（ａ）ないしくｆ）はこの実施例方法を適用
した外拡テーパー状トレンチによる電荷蓄積容量部の形
成を工程順に表わしており、これらの実施例各図中、前
記第２図（ａ）ないしくｆ）従来例方法と同一符号は同
一または相当部分を示している。

この実施例方法においても、まず最初にシリコン基板！
の主面上に、所期のトレンチパターンを転写してエツチ
ングマスクを形成するが、このとき得られるマスクパタ
ーン１１は、そのエツジ部が外拡テーパー状となるよう
にし、かつ幾分か厚目に形成させておく（第２図（ａ）
）。続いてこ＼でもまた、このマスクパターン１１をエ
ッチングマスクにして、例えばフレオン１４（Ｃ：Ｆ４
）と酸素との程合ガスプラズマ３を用いた異方性エツチ
ングによって、このシリコン基板ｌに数周程度の深さで
トレンチ１２を選択的に掘り込むが、このエツチングに
際しては、マスクパターン１１のエツジ部が外拡テーパ
ー状にされていることから、エツチングの進行に伴って
マスクが減厚、つまりエツジ部が徐々に後退するため、
結果的に掘り込まれるトレンチ１２の溝形状は、マスク
エツジ部のテーパ一度に対応して外拡がり状に傾斜した
外拡テーパー状となる（同図（ｂ））。

そして、これ以後の工程（同図（ｅ）ないしくｆ））に
ついては、前記した従来例方法の場合と全く同様である
が、この実施例方法の場合、トレンチ１２が外拡がり状
に傾斜した外拡テーパー状となっているために、イオン
注入法などによる前記基板ｌの選枳部分と、この溝形成
されたトレンチ１４の全側面および底面とに対する不純
物層６の注入形成は勿論のこと、これらの表面への熱酸
化法による酸化膜７の酸化形成、および酸化膜７を介し
て不純物層６に対向する低抵抗ポリシリコン層８の埋め
込み堆積形成などを、極めて容易かつ円滑にしかも正確
に行ない得るのである。

〔発明の効果〕

以上詳述したようにこの発明方法によれば、トレンチを
外拡がり状に傾斜した外拡テーパー状に溝形成させたの
で、同トレンチの各コーナ一部がそれぞれに鈍角化され
ることになり、結果的には各コーナ一部における電界集
中が解消されて、酸化膜の絶縁耐圧を向上できると共に
、トレンチ溝空間部の埋め込み９表面の平坦化、および
溝側面部への不純物層の形成を、汚染度の少ない工程で
それぞれ容易に行ない得るものである。

【図面の簡単な説明】

第１図（ａ）ないしくｆ）はこの発明方法の一実施例を
適用した外拡テーパー状トレンチによる電荷蓄積容量部
の形成を工程順に表わしたそれぞれ断面図であり、また
第２図（ａ）ないしくｆ）は従来例方法による同と電荷
蓄積容量部の形成を工程順に表わしたそれぞれ断面図で
ある。 １・・・・シリコン基板、１１・・・・マスクパターン
（トレンチパターン）、３・・・・フレオン１４（ＯＦ
４）　ト酸素の混合ガスプラズマ（異方性エツチング）
、１２・・・・外拡テーパー状のトレンチ、６・・・・
不純物層、７・・・・酸化膜、８・・・・低抵抗のポリ
シリコン層。

Claims (1)

【特許請求の範囲】
1. シリコン基板の主面上に、エッジ部が外拡テーパー状と
   されたトレンチパターンを形成させる工程と、トレンチ
   パターンをエッチングマスクにして、前記基板を異方性
   エッチングにより選択的に掘り込み、所定深さの外拡テ
   ーパー状をなすトレンチを溝形成する工程と、前記基板
   の選択部分、外拡テーパー状をしたトレンチの側面およ
   び底面に、不純物層を注入形成させる工程と、少なくと
   も前記不純物層を含む部分に酸化膜を酸化形成する工程
   と、前記不純物層に対向して酸化膜上に電極を形成する
   工程とを含むことを特徴とする半導体装置の製造方法。