JPH0470797A - 画像信号合成装置 - Google Patents

画像信号合成装置

Info

Publication number
JPH0470797A
JPH0470797A JP2183016A JP18301690A JPH0470797A JP H0470797 A JPH0470797 A JP H0470797A JP 2183016 A JP2183016 A JP 2183016A JP 18301690 A JP18301690 A JP 18301690A JP H0470797 A JPH0470797 A JP H0470797A
Authority
JP
Japan
Prior art keywords
image signal
image
memory
frame
ntsc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2183016A
Other languages
English (en)
Inventor
Kazuhiko Nakamura
和彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2183016A priority Critical patent/JPH0470797A/ja
Publication of JPH0470797A publication Critical patent/JPH0470797A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Synchronizing For Television (AREA)
  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像信号合成装置に関し、特にNTSC方式の
画像信号とコンピュータの画像信号とを合成する画像信
号合成装置に関する。
〔従来の技術〕
一般にコンピュータ画像信号はNTSC方式画像信号と
は異なり、ノンインタレースであって垂直走査周波数お
よび水平走査周波数が相違している。このため、NTS
C方式画像信号とコンピュータ画像信号とを合成する場
合は、第3図に示すように、ディジタル変換されたNT
SC方式画像信号の1フレーム分を記憶するフレームメ
モリ21を設け、メモリ制御回路22によりNTSC方
式の水平同期レート15−7kHz 、垂直同期レート
60Hzで書込みアドレスWを生成して入力画像信号A
1をフレームメモリ21に書込み、読出すときは、コン
ピュータ画像信号B1の水平、垂直同期レートで読出し
アドレスRを生成してフレームメモリ21から画像信号
A2として読出す。このようにして、NTSC方式入力
画像信号A1をノンインタレース変換し、コンピュータ
画像信号B1と同期した画像信号A2とした後、合成回
路23により画像信号A2およびB1を画像合成して合
成画像信号Cを出力している。
〔発明が解決しようとする課題〕
この従来の画像信号合成装置では、通常コンピュータ画
像信号の垂直走査周波数はNTSC方式画像信号の垂直
走査周波数60Hzよりも低い。このため、第4図に示
すように、フレームメモリ21に画像ラインを書込む速
さよりも画像ラインを読出す速さの方が遅いので、d点
の前後で1フレーム分の時間のずれが生じ、NTSC方
式画像の動きが速い場合には、d点のラインを境にして
上下に画像がずれるという問題点があった。
また、コンピュータ画像信号の有効画像ライン数がNT
SC方式画像信号の有効画像ライン数483本よりも少
ない場合には、NTSC方式画像信号の画像ラインを全
て表示できないという問題点もあった。
本発明の目的は、動きの速いNTSC方式画像信号に対
して合成画面に時間的画像ずれが生しることなく、また
、NTSC方式画像信号の画像ラインを全て合成表示で
きる画像信号合成装置を提供することにある。
〔課題を解決するための手段〕
本発明の画像信号合成装置は、NTSC方式の画像信号
およびコンピュータの画像信号を合成する画像信号合成
装置において、前記NTSC方式の画像信号の1フレー
ム分を記憶する第1のメモリと、前記コンピュータの画
像信号の1フレーム分を記憶する第2のメモリと、前記
第1のメモリの書込みアドレスおよび読出しアドレスを
生成する第1のメモリ制御回路と、前記第2のメモリの
書込みアドレスお、よび続出しアドレスを生成する第2
のメモリ制御回路と、前記第1および第2のメモリから
読出された画像信号を合成する合成回路とを備えて構成
されている。また、前記第1および第2のメモリ制御回
路は、前記NTSC方式の画像信号の垂直捜査周波数お
よび水平走査周波数の2倍に同期して前記読出しアドレ
スを生成するように構成してもよい。
〔実施例〕
次に図面を参照して本発明を説明する。
第1図は本発明の一実施例を示すブロック図であり、デ
ィジタル変換されたNTSC方式画像信号を1フレーム
分記憶するフレームメモリ11と、コンピュータ画像信
号を1フレーム分記憶するフレームメモリ12と、フレ
ームメモリ11の書込み読出しを制御するメモリ制御回
路13と、フレームメモリ12の書込み読出しを制御す
るメモリ制御回路14と、2つの画像信号を合成する合
成回路15とを備えている。
NTSC方式の画像信号AIは、メモリ制御回路13で
生成される書込みアドレスWAによってフレームメモリ
1]−に書込まれる。この場合、書込みアドレスWAは
、NTSC方式の水平および垂直同期レートで生成され
る。また、フレームメモリ11に書込まれた画像信号は
、メモリ制御回路13で生成される読出しアドレスRA
によって画像信号A2として読出される。この場合、読
出しアドレスRAは、書込み時の水平走査周波数の2倍
で生成されるので、読出された画像信号A2はノンイン
タレース変換された画像信号となる。
一方、コンピュータ画像信号B1は、メモリ制御回路1
4で生成される書込みアドレスWBによってフレームメ
モリ12に書込まれる。この場合、書込みアドレスWB
は、コンピュータ画像信号の水平、垂直同期レートで生
成される。また、フレームメモリ12に書込まれた画像
信号は、メモリ制御回路14で生成される読出しアドレ
スRBによって画像信号B2として読出される。この場
合、読出しアドレスRBは、読出しアドレスRAと同じ
水平および垂直同期レート、すなわち、31.5kH1
および60Hzで生成される。従って、フレームメモリ
11および12から読出された画像信号A2およびB2
は互いに同期している。画像信号A2およびB2は、合
成回路15によって合成され合成信号Cとなって出力さ
れる。
第2図(a)、(b)は画像ラインの書込みおよび読出
しの速さを示す図である。同図(a)はフレームメモリ
11における書込みおよび読出しの速さを示しており、
互いに同期しているので追越し現象は発生しない。同図
(b)はフレームメモリ12における書込みおよび読出
しの速さを示しており、互いに異なる同期レートである
ので追越し現象が発生する(e点)。通常コンピュータ
画像信号の垂直走査周波数はNTSC方式画像信号の垂
直走査周波数60Hzよりも低いので、フレームメモリ
12に画像ラインを書込む速さよりも画像ラインを読出
す速さの方が速いので、e点で追い越し現象が生じる。
しかし、コンピュータ画像は動きが少なく、更に連続し
た動きをしないので、e点でラインを境にして上下に画
像がずれても目立つことはない。また、コンピュータ画
像信号の有効画像ライン数がNTSC方式画像信号の有
効画像ライン数よりも少ない場合でも、NTSC方式画
像信号の画像ラインを全て表示できる。
〔発明の効果〕
以上説明したように本発明によれば、NTSC方式の画
像信号およびコンピュータの画像信号の1フレーム分を
記憶するメモリをそれぞれ設け、画像信号をそれぞれの
同期レートで書込み、読出すときはNTSC方式の垂直
走査周波数および水平走査周波数の2倍に同期して読出
すことによって、動きの速いNTSC方式画像信号に対
しても合成画面に時間的画像ずれが生じることなく、ま
た、コンピュータ画像信号の有効画像ライン数がNTS
C方式画像信号の有効画像ライン数よりも少ない場合で
も、NTSC方式の画像ラインを全て合成表示できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図(
a)は第1図に示したフレームメモリ11の書込みおよ
び読出しの速さを示す図、第2図(b)は第1図に示し
たフレームメモリ12の書込みおよび読出しの速さを示
す図、第3図は従来の画像信号合成装置の一例を示すブ
ロック図、第4図は第3図に示したフレームメモリ21
の書込みおよび読出しの速さ示す図である。 11、.12.21・・・・・・フレームメモリ、13
゜14.22・・・・・・メモリ制御回路、15.23
・・・・・・合成回路、A1・−・・−・NTSC方式
画像信号、B1・・・−・−コンピュータ画像信号、C
・・・・・・合成信号、WA、WB、W・−・・・・書
込みアドレス、RA 、 Ra 。 R・・・・・・読出しアドレス。

Claims (1)

  1. 【特許請求の範囲】 1、NTSC方式の画像信号およびコンピュータの画像
    信号を合成する画像信号合成装置において、前記NTS
    C方式の画像信号の1フレーム分を記憶する第1のメモ
    リと、前記コンピュータの画像信号の1フレーム分を記
    憶する第2のメモリと、前記第1のメモリの書込みアド
    レスおよび読出しアドレスを生成する第1のメモリ制御
    回路と、前記第2のメモリの書込みアドレスおよび読出
    しアドレスを生成する第2のメモリ制御回路と、前記第
    1および第2のメモリから読出された画像信号を合成す
    る合成回路とを備えたことを特徴とする画像信号合成装
    置。 2、前記第1および第2のメモリ制御回路は、前記NT
    SC方式の画像信号の垂直走査周波数および水平走査周
    波数の2倍に同期して前記読出しアドレスを生成するこ
    とを特徴とする請求項1記載の画像信号合成装置。
JP2183016A 1990-07-11 1990-07-11 画像信号合成装置 Pending JPH0470797A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2183016A JPH0470797A (ja) 1990-07-11 1990-07-11 画像信号合成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2183016A JPH0470797A (ja) 1990-07-11 1990-07-11 画像信号合成装置

Publications (1)

Publication Number Publication Date
JPH0470797A true JPH0470797A (ja) 1992-03-05

Family

ID=16128265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2183016A Pending JPH0470797A (ja) 1990-07-11 1990-07-11 画像信号合成装置

Country Status (1)

Country Link
JP (1) JPH0470797A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600660B2 (en) 1999-03-24 2003-07-29 Nec Corporation Plug-in unit storage rack-type apparatus
JP2007086369A (ja) * 2005-09-21 2007-04-05 Fujitsu Ten Ltd 表示装置及び表示タイミング調整回路
JP2015192156A (ja) * 2014-03-27 2015-11-02 セイコーエプソン株式会社 表示装置、画像処理装置、及び、表示方法
JP2015192178A (ja) * 2014-03-27 2015-11-02 セイコーエプソン株式会社 表示装置、画像処理装置、及び、表示方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600660B2 (en) 1999-03-24 2003-07-29 Nec Corporation Plug-in unit storage rack-type apparatus
JP2007086369A (ja) * 2005-09-21 2007-04-05 Fujitsu Ten Ltd 表示装置及び表示タイミング調整回路
JP2015192156A (ja) * 2014-03-27 2015-11-02 セイコーエプソン株式会社 表示装置、画像処理装置、及び、表示方法
JP2015192178A (ja) * 2014-03-27 2015-11-02 セイコーエプソン株式会社 表示装置、画像処理装置、及び、表示方法

Similar Documents

Publication Publication Date Title
JP2710123B2 (ja) 画像拡大装置
JP2558236B2 (ja) 画像変換メモリ装置
JPS62142476A (ja) テレビジョン受像機
JP2880168B2 (ja) 拡大表示可能な映像信号処理回路
US5963221A (en) Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation
JP3423327B2 (ja) 映像信号入出力装置
JP3572725B2 (ja) 画像表示装置
JPS6194479A (ja) 表示装置
JP4464599B2 (ja) 3次元コンピュータ画像放送用テロップ装置およびその方法
JP2878400B2 (ja) マルチウインドウ表示装置
JPH04180377A (ja) 表示装置
JP2000125284A (ja) 監視カメラシステム
JPH1188826A (ja) 画像合成装置
JPH0431892A (ja) ビデオ信号表示装置
JPH0990920A (ja) 映像信号変換装置
JP2957808B2 (ja) 映像信号処理装置
JPH01276331A (ja) ビデオ合成装置
KR900000538B1 (ko) 멀티비젼시스템의 콘트롤러
JPH0359696A (ja) 画像信号の合成装置
JPH0571105B2 (ja)
JPH0578232B2 (ja)
JPH01143580A (ja) 文字放送受信装置
JP2008005516A (ja) 3次元コンピュータ画像を用いたテロップを送出して表示させるための装置とその方法
JPS60130988A (ja) テレビ画面表示装置
JPH11331826A (ja) 多画面表示装置