JPS62143166A - システム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、マルチプロセッサシステムにおいて、命令処
理装置（以後、ＩＰと称す）と入出力処理袋ｍ　＜以後
、ＩＯＰと称す）を接続するシステム制御装置に関する
。

〔発明の背景〕

現在、一般的なマルチプロセッサシステムは、ＩＰ２台
、ｌｏＰＩ台か２台、メモリ、システム制御装置から構
成されている。近年、これらのシステムでは、システム
の信頼度を向上させるため、各ＩＰとＩＯＰとの間の接
続を、命令によって動的に切換える機能をもっている。

これをチャネルセットスイッチ機能という。

例えば、ＩＰ２台、ＩＯＰ２台のシステムにおいて、２
台のＩＰをＩ　Ｐ　（０）、（１）、２台の工ｏｐをＩ
ＯＰ　（０）、（１）　とした場合、通常はＩＰ　（０
）とＩＯＰ　（０）　、　ＩＰ　（１）とｌ０Ｐ（１）
を接続し、各ＩＰ、ＩＯＰ間で起動、割込み処理、ＩＰ
とメモリ、ＩＯＰとメモリ間でデータ転送を行う。また
、例えば、ＩＰ（１，）で障害が発生し、ＩＯＰ　（１
）を動作させることが不可能になった場合、ＩＯＰ（１
）をＩＰ（１）から切り離なす。この場合、工○Ｐ（１
）にチャネルを介して接続されている入出力装置に存在
する例えばファイルがアクセスできないと、システム運
用上こまるので、動作可能なＩＰ（０）が一定の周期で
、命令によって、工○Ｐ　（０）、（１）に対し交互に
接続、切り離しを行い、ＩＯＰ（１）側のファイルをア
クセスできるようにする。これにより、２台のＩＰが動
作している時に比べて性能は低下するが、システムは動
作を続けることができる。

ところで、ユーザサイドとして、いまはチャネル数は比
較的に少ないが、将来はチャネル数も増え、システムも
大きくなる可能性があり、また。

信頼度も高く保ちたい場合、当初、ＩＰ２台、ＩＯＰ１
台で、チャネルセントスイッチ付き、マルチプロセッサ
を構成しくこの場合、ＩＯＰは論理的に２つのグループ
に分割されてＩＰに接続される）、将来はＩＰ２台、１
０２２台で構成されるチャネルセントスイッチ付き、マ
ルチプロセッサに移行する計画をとることがある。しか
しながら、従来はＩＰ２台、１０２１台とＩＰ２台、Ｉ
ＯＰ２台とでは、システム制御装置が別なため、ＩＰ２
台、ｌｏＰＩ台のシステムからＩＰ２台、ＩＯＰ２台の
システムに移行するには、システム制御装置を交換する
必要があり、コスト高になるという問題がある。

なお、ＩＰ２台、ｌｏＰＩ台の構成によるチャネルセッ
トスイッチ機能については、「アイ・ビー・エムテクニ
カルディスクロージャ　ブリティンＪ　（Ｉ　ＢＭ　Ｔ
ｅｃｈｎｉｃａｌ　Ｄｉｓｃｌｏｓｕｒｅ　Ｂｕｌｌｅ
ｔｉｎ）２４巻、１１Ｐ号（１９８２年４月）の６１３
９〜６１４６頁において論じられているが、ＩＰ２台、
ｌｏＰＩ台の構成とＩＰ２台、１０２２台の構成との両
方の構成を同時に可能とするシステム制御装置であって
、チャネルセントスイッチ機能をサポートすることにつ
いては示されていない。

〔発明の目的〕

本発明の目的は、チャネルセットスイッチ機能をもった
マルチプロセッサシステムを、ＩＰ２台、ＩＯＰ２台で
構成するシステムと、ＩＰ２台、ｌｏＰＩ台で構成する
システムとを、同じシステム制御装置で実現することに
ある。

〔発明の概要〕

本発明は、システム制御装置に、１台のＩＯＰに接続さ
れたチャネルを論理的に２つのグループに分割して動作
させることを表示するラッチを設け、このラッチが例え
ば、“０″の場合、２台の工Ｐと２台の１０Ｐの構成で
、予め決められたＩＰとＩＯＰの接続で、起動、割込み
処理を行う。

また、前記ラッチが１′″の場合、ＩＰからＩＯＰを起
動するときは、ＩＰとＩＯＰ間にデータ転送路を設定し
、１０Ｐへの転送データの中に、チャネルグループを表
示するピッ１−を設け、そのビットにチャネルグループ
を表示して、ＩＯＰを起動する。丁ＯＰからＩＰへ割込
み要求を発行するときは、ＩＰへの転送データの中に、
チャネルグループを表示するヒントを設け、そのビット
にチャネルグループを表示して、割込み要求を発行する
。

〔発明の実施例〕

以下、本発明の一実施例について図面により説明する。

第３図は、本発明のシステム制御装置が、２台のＩＰと
２台のＩＯＰと接続する場合のブロック図である。第３
図において、１はＩＰ（０）、２はＩＰ　（Ｌ）　、　
３はＩＯＰ　（０）、４は１０Ｐ（１）、５はシステム
制御装置である。システム制御装置５はスイッチ６を有
する。ＩＰ　（０）　　１はスイッチ６によって工○Ｐ
　（０）３または工○Ｐ　（１）４と接続可能であり、
切り離すこともできる。ＩＰ（１）も同様である。

第４図は、本発明のシステム制御装置が、２台のＩＰと
１台のＩＯＰと接続する場合のブロック図である。この
場合、工○Ｐ　（０）３に接続されたチャネルは、論理
的に、２つのチャネルグループ７．８に分けられる。第
４図において、ＩＰ（０）１はスイッチ６によってＩＯ
Ｐ　（０）３のチャネルグループ（Ｏ）７またはチャネ
ルグループ（１）８と接続可能であり、切離すこともで
きる。ＩＰ　（１）２も同様である。このように、１台
のＩＯＰに接続されたチャネルを論理的に２つのグルー
プに分割し、２台のＩＰと２つのチャネルグループとの
間の任意の接続で起動、割込み処理を可能とする機能を
、以後、ＩＯＰ分割モードと称す。

第１図及び第２図は本発明のシステム制御装置の一実施
例を示し、第１図は起動処理に関係する構成、第２図は
割込み処理に関係する構成である。

本システム制御装置５にはＩＯＰ分割モードラッチ１０
０と構成制御レジスタ１０１〜１０９がある。ＩＯＰ分
割モードラッチ１００に“Ｏ”をセットすると、システ
ム制御装置に２台のＩＰ、２台のＩＯＰを接続するモー
ドとなり、ＩＯＰ分割モードラッチ１００に“１”をセ
ットすると、システム制御装置に２台のＩＰ、１台のＩ
ＯＰを接続するＩＯＰ分割モードとなる。ＩＰとＩＯＰ
の購読は構成制御レジスタ１０１〜１０９によって決ま
る。構成制御レジスタ１０１〜１０９は８ビツトからな
り、ビットＯはＩＰ（０）とｌ０Ｐ（０）の接続（ＩＰ
　（０）＝ＩＯＰ　（０））、ビット１は■ｐ（０）と
工○Ｐ（１）の接続（ＩＰ（０）＝Ｉ○Ｐ（１））、ビ
ット２はＩＰ（１）とＩＯＰ　（１）の接続（ＩＰ　（
１）＝ＩＯＰ　（１））、ビット３はＩＰ（１）とＩＯ
Ｐ　（０）の接続（工Ｐ（１）＝＝ＩＯＰ（０））をそ
れぞれ示す。ビット４はＩＰ（０）とチャネルグループ
（０）の接続（Ｉ　Ｐ（０）＝ＣＨ（０））　、ビット
５はＩＰ（０）とチャネルグループ（１）の接続（ＩＰ
　（０）＝ＣＨ（１））、ビット６はＩＰ（１）とチャ
ネルグループ（１）の接続（Ｉ　Ｐ　（１）＝ＣＨ（１
）　）、ビット７はＩＰ（１）とチャネルグループ（０
）の接続（ＩＰ　（１）＝ＣＨ（０））　をそれぞｈ示
す。

まず、第１図、第２図によってＩＯＰ分割モードでない
場合の起動、割込み処理について説明する。この場合、
ＩＯＰ分割モードラッチは“Ｏｊｌである。構成制御レ
ジスタは、ビットＯと１のどちらかが“１″、ビット２
と３もどちらかがＩＩ　Ｉ　ＩＦである。こシではビッ
ト０．１はＬＬ　Ｉ　Ｑ　ＩＩ、ビット２，３は“１０
”で、ＩＰ（０）１をｌ０Ｐ（０）３と接続し、ＩＰ　
（１）をＩＯＰ　（１）と接続するものとする。ＩＯＰ
分割モードでない時、構成制御レジスタのビット４〜７
はオールＩｔ　Ｏ１１である。

ＩＰ　（０）１は工○Ｐ　（０）３を起動する場合、レ
ジスタ１０に１バイトのデータをセットする。

この１バイトのデータのうち、ビットＯ，ｌはリクエス
トの種類を示しくいまの場合は起動を示してる）、ビッ
ト２は“Ｏ”、ビット３〜７はチャネルアドレスである
。レジスタ１０のデータを選択回路１２を介してレジス
タ１４にセットする。

選択回路１１，１２．１３は構成制御レジスタのビット
１が“Ｏ”で、ＩＰ１＝ＩＯＰＯ信号がＩＩ　ＯＩＩの
ため、オアゲート２２の出力が“０″となり、へ入力側
を選択する。なお、ＩＰ　（１）　２とＩＯＰ　（０）
３を接続する場合は、構成制御レジスタのビット２，３
は“０１”であり、この場合選択回路１１，１２．１３
はＢ入力側を選択する。

レジスタ１４にデータをセットした後、ＩＯＰ（Ｏ）３
に起動信号を発行する。起動信号はラッチ１６の出力で
ある。レジスタ１４のビット２はオアゲート１５を介し
てＩＯＰ　（０）３へ転送されるが、アンドゲート２０
，２１の出力がＩＩ　ＯＩＩのため、オアゲートの出力
は“ＯＴＴである。

ＩＯＰ　（０）３は起動信号をトリガとして、転送デー
タを受取り、起動処理を始める。１バイトの転送データ
以外の起動情報は、予めＩＰ（０）１がメモリ上の特定
エリアにストアしておき、これをＩＯＰ　（０）３がフ
ェッチする。ＩＯＰ　（０）３は起動処理を行った後、
起動に対する完了報告を行う。

！ＯＰ　（０）３からの転送データはレジスタ１７にセ
ットされる。ＩＯＰからの転送データのビット０．１を
デコーダ１８でデコードすることにより、起動完了報告
であることがわかる。デコーダ１８の出力信号は選択回
路１３を介してＩＰ（○）１へ送られ、ＩＰ（０）１は
起動処理の完了を知る。

工○Ｐ　（０）３からの割込み要求は、次のようにして
ＩＰ（０）１へ送られる。工○Ｐ　（０）　３から起動
信号が１１１１１になると同時にデータが転送される。

転送データのビット０．１は１割込み要求を示している
。ビット３から７ビツトはチャネルアドレスである。転
送データは一担レジスタ１７にランチされた後、デコー
ダ５１でデコードされ、各チャネルごとに存在する割込
み保留ラッチ５２にセットされる。

割込み保留ラッチ５２の出力は、構成制御レジスタのビ
ットＯがＩＩ　Ｉ　ＩＩであるため、ＩＰ（０）２丁○
Ｐ　（０）信号が“１”でオアゲート６２の出力が１１
１　ＩＩのため、アンド回路５３、オア回路５４を通っ
てＩＰ　（０）１へ至る。なお、構成制御レジスタのビ
ット３が“１”の場合は、割込み保留ラッチ５２の出力
は、ＩＰ　（１）＝Ｉ○Ｐ（０）信号がｒＬ　Ｉ　ＩＩ
でオア回路６３の出力がパ１″′となるため、アンド回
路５８を通り、オア回路５９の経路でＩＰ　（１）２へ
至る。

ＩＯＰ　（１）４からの割込み要求も、上記ＩＯＰ　（
０）３からの割込み要求と同様の制御が行われる。

次に、第１図、第２図によって工○Ｐ分割モードでの起
動、割込み処理について説明する。

ＩＯＰ分割モードラッチに“１″をセットすると、シス
テム制御装置に２台のＩＰ、１台のＩＯＰを接続するモ
ードとなる。ＩＯＰ分割モートラッチは、システムの状
態表示と、ＩＯＰ分割モートラッチでのみ動作する回路
を有効にするためにある。ＩＯＰ分割モードで、工○ｐ
　（ｏ）がチャネルグループ（０）、（１）に分割され
ている場合、ＩＰ　（０）ｌから起動するとき、始めに
パス選択ラッチ（ＰＲ８Ｘ）１９に０１′をセットする
。これにより、選択回路１１，１２．１３の大入力が出
力となり、ＩＰ　（０）１とＩＯＰ　（０）３のデータ
転送路が設定される。ＩＰ　（１）２から起動するとき
は、始めにパス選択ラッチ１９にＩＩ　Ｌ　ＩＩをセッ
トする。この場合、オアゲート２２の出力が“１″なの
で、選択回路１１，１２．４３のＢ入力が出力となり、
ＩＰ　（１）２とｌ０Ｐ（○）３のデータ転送路が確保
される。ＩＯＰ分割モートの場合も、ＩＰとＩＯＰの接
続は構成制御レジスタによって決まる。工○Ｐ分割モー
ドの場合、構成制御レジスタのビットＯ〜３はオールｒ
ｒ　ＯＩＩである。ビット４〜７は、ビット４と５のど
ちらかが゛′１′″、ピッ１−６と７のどちらかも１１
１　ＩＩである。ＩＰ（０）とチャネルグループ（０）
を接続し、ＩＰ（１）とチャネルグループ（１）を接続
する場合、ビット４〜７は”　１０１０″である。

以後、ＩＯＰ分割モードでない場合と同じやり方で、レ
ジスタ１０を経て、レジスタ１４に転送データをセット
する。ＩＯＰ分割モードの場合、工○Ｐへの転送データ
の中にチャネルグループを示すビットがある。転送デー
タのビット２がＬ（０＃のとき、チャネルグループ０を
示し、ＩＩ　Ｉ　ＩＩのときチャネルクループ１を示す
。

ＩＯＰ！云送テータのビ・ソト２が１１１　′１となる
のは、次の２つの場合である。

（１）　　ＩＰ　（０）からの起動 パス選択ラッチ１９が′０″で、構成制御レジスタのビ
ｙ　ｈ５　（Ｉ　ＰＯ＝ＧＲ１）　のとき、アンドゲー
ト２０、オアゲート１５を通って、転送データのビット
２がＩＩ　Ｉ　１１となる。

（２）ＩＰ（１）からの起動 パス選択ラッチ１９がＩＩ　Ｉ　ＩＩで、構成制御レジ
スタのピッ１へ６　（ＩＰｌ＝ＧＲ１）のとき、アンド
ゲート２１、オアゲート１５を通って、転送データのビ
ット２がＩｆ　Ｉ　ＩＩとなる。

ＩＯＰ側は、起動信号が１″′で、転送データのビット
２の場合、チャネルグループ１の起動要求であることを
知る。チャネルグループの設定方法には次の２つがある
。

（１）連続したアドレスのチャネルを、１つのグループ
として、２つのチャネルグループに分ける方法。

（２）任意のチャネルの組合せで、２つのグループを構
成する方法。

（１）の場合、ＩＯＰが３２チヤネル接続可能とすると
、チャネルアドレスＯから１５までチャネルグループＯ
とし、１６から３１をチャネルグループ１とする。この
場合、転送データのビット２は、ＩＯＰ側ではチャネル
アドレスの最上位ビットとみなされる。（２）の場合、
転送データのビット２は、チャネルグループの識別ビッ
トとみなされる。

ＩＯＰ分割モードのとき、ＩＯＰ　（０）３からの割込
み要求は、次のようにしてＩＰへ送られる。

工○Ｐ　（０）３は転送データを確定させた後、起動信
号をＬＬ　Ｉ　ＩＩにする。転送データのビット０゜１
は、ＩＯＰからの要求の種類を示し、いまの場合は割込
み要求を示している。ビット３から７はチャネルアドレ
スを示す。

転送データは、−担レジスタ１７にセットされる。転送
データのビット２は工○Ｐグループ表示ピントである。

チャネルグループ（０）からの要求の場合（転送データ
のビット２がＩＩ　ＯＩＩの場合）、チャネルアドレス
は、デコーダ５１によってデコードされ、ＩＯＰ　（０
）３のグループ（０）のチャネルに対応する割込み保留
ラッチ５２にセットされる。チャネルグループ（１）か
らの要求の場合（転送データのビット２がＩＩ　Ｉ　Ｉ
Ｉの場合）、チャネルアドレスは、デコーダ５５によっ
てデコードされ（ビット２がＬＬ　Ｉ　ＩＩのときだけ
、アントゲート５５によってデコーダのエネーブル入力
が“１″となる）、ＩＯＰ　（０）３のグループ１のチ
ャネルに対応する割込み保留ラッチ５７にセットされる
。

チャネルグループ（０）からの割込み要求（ラッチ５２
）は、Ｔｐ　（０）１とチャネルグループ（○）が接続
している場合（構成制御レジスタのビット４がＬＬ　Ｉ
　ＩＩ、Ｉ　Ｐ　Ｏ＝　Ｇ　Ｒ，Ｏ信号がＩＩ　Ｉ　Ｉ
Ｉ　）、オアゲート６２の出力が１のためアンドゲート
５３を通り、オアゲート５４を通ってＩＰ（０）へ至る
。ＩＰ（１）２とチャネルグループ（０）が接続してい
る場合（構成制御レジスタのビット７が“１”、Ｉ　Ｐ
　１　＝ＧＲＯ信号がＩＩ　Ｉ　ＩＩ　）、オアゲート
６３の出力がＯＬ　ＩＩのためアンドゲート５８を通り
、オアゲート５９を通ってＩＰ（１）へ至る。

チャネルグループ１からの割込み要求（ラッチ５７）は
、ＩＰ　（０）１とチャネルグループ（１）が接続して
いる場合（構成制御レジスタのビット５がＩＩ　Ｉ　Ｉ
Ｉ、ＩＰＯ＝ＧＲ１信号がＩＩ　Ｉ　Ｔｌ　）、アント
ゲート６０を通り、オアゲート５４を通ってＩＰ（０）
へ至る。ＩＰ　（１）２とチャネルグループ（１）が接
続している場合（構成制御レジスタのビット６が１１１
１１、ＩＰｌ＝ＧＲ１信号が１”）、アンドゲート６１
を通り、オアケート５９を通ってＩＰ（Ｌ）へ至る。ラ
ッチ５７はチャネルＯ〜】５のうちの１つを表わしてお
り、チャネル１６〜３１については、ラッチ５７アント
ゲート６１、オアゲート５９とも存在しない。

以上の通り、ＩＯＰ分割モードランチにＩｔ　Ｑ　ＩＩ
をセットした場合は、構成制御レジスタによって決めら
れたＩＰとＩＯＰの接続に従って、２台のＩＰと２台の
ＩＯＰの間で、起動、割込み処理を実施することができ
る。また、ＩＯＰ分割モードラッチにＩＩ　Ｉ　ＩＩを
セットした場合（ＩＯＰ分割モードの場合）は、構成制
御レジスタによって決められたＩＰとＩＯＰの接続に従
って、２台のＩＰと１台のＩＯＰのチャネルグループ０
，１の間で、起動、割込み処理を実施することができる
。

〔発明の効果〕

本発明によれば、１台のシステム制御装置に、２台のＩ
Ｐと２台のＩＯＰを接続する構成と、２台のＩＰと１台
のＩＰを接続する構成と、２台のＩＰと１台のＩＰを接
続する構成が実現可能で、システム構成の変化に対応で
きるため、コストの低減が可能となる。

【図面の簡単な説明】

第１図及び第２図は本発明のシステム制御装置の一実施
例の構成図、第３図は本発明のシステム制御装置が２台
のＩＰと２台のＩＯＰを接続する場合のブロック図、第
４図は本発明のシステム制御装置がＩＯＰ分割モードで
２台のＩＰと１台のＩＯＰを接続する場合のフロック図
である。 １．２・・命令処理装置（Ｔｐ）、 ３．４・・入出力処理装置（工○Ｐ）、５・・システム
制御装置、　６・・・スイッチ、７．８・・チャネルグ
ループ、 １００・・・ＩＯＰ分割モードラッチ、１０１〜１０９
　　・構成制御レジスタ。 第１図 君２図

Claims (1)

【特許請求の範囲】
1. （１）命令処理装置（以後、ＩＰと称す）と入出力処理
   装置（以後、ＩＯＰと称す）を接続するシステム制御装
   置において、１台のＩＯＰに接続されたチャネルを論理
   的に２つのグループに分割して動作されることを示すＩ
   ＯＰ分割モードラッチと、ＩＰとＩＯＰの接続を決める
   構成制御レジスタとを具備し、前記ＩＯＰ分割モードラ
   ッチが、第１状態の場合は、前記構成制御レジスタによ
   って決められたＩＰとＩＯＰの接続に従って２台のＩＰ
   と２台のＩＯＰの間で起動、割込み処理を実施し、前記
   ＩＯＰ分割モードラッチが第２状態の場合は、前記構成
   制御レジスタによって決められたＩＰとＩＯＰの接続に
   従って２台のＩＰと１台のＩＯＰの２つのチャネルグル
   ープの間で起動、割込み処理を実施することを特徴とす
   るシステム制御装置。