JPS6250941A - マイクロコンピユ−タ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、マイクロコンビエータに係り１特に８ピツ）
ＣＰＵを用いて、大容量のメモリを有するマイクロコン
ピュータ装置に関する。

〔発明の背景〕

従来の装置は、メモリの拡張に対して、バンク切替方式
が用いられていたが１基本メモリ領域内の１部領域と同
一のメモリ領域が複数配置され、基本メモリ領域が断片
化され、また、切替に時間を要していた。（「トランジ
スタ技術」１９８５年１月号第４２２頁） 〔発明の目的〕 本発明の目的は、簡単な回路構成でＣＰＵの限定された
メモリへのアクセス領域全増大させることにある。

〔発明の概要〕

バンク切替方式の場合対象メモリ空隙の設定に時間を要
す。そこで、ＣＰＵの未定義命令を使用して、限定され
たメモリ領域以上のメモリの領域を選択するためのレジ
スタ設定をＣＰＵの擬似命令として動作させる。

〔発明の実施例〕

以下１本発明の一実施例を図により説明する。

メモリ１は、８ピツ）ＣＰＵ２の最大メモリ領域６４Ｋ
Ｂの整数倍の容量をもつ。デコーダ３は、メモリ１から
フェッチした命令が、擬似命令か否かを判定する記憶素
子４と、記憶素子４の出力により、フェッチした命令コ
ードと擬似命令選択時にＣＰＵ２に整置とならないＮＯ
Ｐ命令コードのうちの１つを選択しＣＰＵ２に送出する
バッファ５と、擬似命令に従ってメモリ１中の該メモリ
エリア？設定するレジスタ６、およびコントロール回路
７より構成される。

次に動作について説明する。ＣＰＵ２が命令を７エツチ
する場合、メモリ７から命令コードが出力され、該命令
コードはバッファ５によりＣＰＵ２へ伝達されず、記憶
素子４に入力される。記憶素子４には、入力された命令
コードに対応する情報、すなわちＣＰＵ２で足義された
命令か否かを示す情報が出力される。この情報により、
定義命令であれば、コントロール回路７よりバッファ５
を制御し、メモリ１からの命令コードＫＣＰＵ２へ伝達
する。未定義命令であれば、コントロール回路７より為
バッファ５を制御し、ＣＰＵ２への影響がないＮＯＰ命
令コードをＣＰＵ２へ伝達すると同時に、擬似命令に対
応してレジスタ６を設定する。これ以後１゜レジスタ６
の内容によってメモリ１内の別ノ領域がＣＰＵに割当て
られる。以上述べたように、ＣＰＵ２で定義されていな
い命令フードを、レジスタ６の設定用命令とすることに
より、ＣＰＵ２で限定されたメモリ領域以上のメモリ容
量を駆動できる。

尚、上記記憶素子４内の情報は上記情報のみだけでなく
、擬似命令以外の未定義命令コードがＣＰＵ２によって
フェ゛ツチされる場合、システムの異常動作として考え
られるため、ＣＰＵ２へ異常発生を知らせることも可能
である。

〔発明の効果〕

本発明によれば、限定されたメモリ容量をもつＣＰ’Ｕ
を有するマイクロコンピュータ装置においてそれ以上の
メモリ領域をオーバーヘッドなくアクセスできる効果、
およびシステムの異常動作を検出できるため、システム
の信頒性向上の効果がある。

【図面の簡単な説明】

本発明の一実施例を示すブロック図である。 １・・・メモリ ２・・・ＣＰＵ ３・・・デコーダ ４・・・記憶素子 ５・・・バッファ ６・・・レジスタ ７・・・コントロール回路

Claims (1)

1. 【特許請求の範囲】 １、中央処理装置が駆動可能な領域以上のメモを有する
   マイクロコンピュータ装置において、中央処理装置部に
   、命令の定義、未定義を解読するデコード回路を設ける
   ことを特徴とするマイクロコンピュータ装置。 ２、特許請求範囲第１項記載の、上記デコーダ回路は記
   憶素子を有することを特徴とするマイクロコンピュータ
   装置。 ３、上記メモリは、中央処理装置の最大駆動領域の整数
   倍の領域からなり、かつ上記デコーダ回路は、ＣＰＵの
   最大駆動領域分に分割されたメモリの１つを示す１つ以
   上のレジスタを有することを特徴とする特許請求の範囲
   第１項記載のマイクロコンピュータ装置。