JPS62144454A - 共通線制御方式 - Google Patents
共通線制御方式Info
- Publication number
- JPS62144454A JPS62144454A JP60287358A JP28735885A JPS62144454A JP S62144454 A JPS62144454 A JP S62144454A JP 60287358 A JP60287358 A JP 60287358A JP 28735885 A JP28735885 A JP 28735885A JP S62144454 A JPS62144454 A JP S62144454A
- Authority
- JP
- Japan
- Prior art keywords
- common line
- line signal
- signal link
- link
- link control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の共通線信号リンクを用いる交換システ
ムにおける共通線制御方式に関する。
ムにおける共通線制御方式に関する。
従来、この種の共通線制御方式は、アクト系とスタンバ
イ系の２台のマイクロプロセッサの内、単一のアクト系
共通線信号リンク制御用マイクロプロセッサによりすべ
ての共通線信号リンクを制御するという方法か採られて
いた。
イ系の２台のマイクロプロセッサの内、単一のアクト系
共通線信号リンク制御用マイクロプロセッサによりすべ
ての共通線信号リンクを制御するという方法か採られて
いた。
第２図はこの共通線制御方式が適用された交換システム
の従来例のブロック図である。
の従来例のブロック図である。
アクト系チャネルは、すべての共通線信号リンク ６．
．８２．８３を制御する共通線信号リンク制御用マイク
ロプロセッサ５１ と、中央処理装置ｔ、 ｌ主メモリ
２１．データチャネル装置３１゜およびチャネルイン
タフェース４Ｉより構成されて、全く同様の共通線信号
リンク制御用マイクロプロセッサ５２と、中央処理装置
１２．主メモリ２２、データチャネル装置３２．および
チャネルインターフェース４２より構成されたスタンバ
イ系チャネルと対応しており、共通線信号リンク ６１
．６□、６３が切換スイッチ７によりアクト系チャネル
からスタンバイ系チャネルにあるいはその逆に切換え接
続される。
．８２．８３を制御する共通線信号リンク制御用マイク
ロプロセッサ５１ と、中央処理装置ｔ、 ｌ主メモリ
２１．データチャネル装置３１゜およびチャネルイン
タフェース４Ｉより構成されて、全く同様の共通線信号
リンク制御用マイクロプロセッサ５２と、中央処理装置
１２．主メモリ２２、データチャネル装置３２．および
チャネルインターフェース４２より構成されたスタンバ
イ系チャネルと対応しており、共通線信号リンク ６１
．６□、６３が切換スイッチ７によりアクト系チャネル
からスタンバイ系チャネルにあるいはその逆に切換え接
続される。
この従来の共通線制御方式では、何らかの障害により使
用中の共通線信号リンク制御用マイクロプロセッサ５１
または５２がシステムダウンした場合は、切替スイッチ
７によりすべての共通線信号リンク ｅ、 ＋”２ ＋
６３を他方の共通線信号リンク制御用マイクロプロセッ
サ５１または５□に接続変更してシステムの再構成を実
施しなければならないが、いずれかのチャネルの単一の
共通線信号リンク制御用マイクロプロセッサ５．または
５２によりすべての共通線信号リンク６１ ＋６２ ＋
６３を制御するため、障害発生からシステムの再構成が
終了し共通線信号リンク６４，６□、６３の緊急再開が
完了するまでの期間すべての共通線信号リンク６□＋６
２ ＋８３が使用不可状態となり、共通線信号の送受は
完全に停止してシステムに重大な影響を与えるという欠
点がある。
用中の共通線信号リンク制御用マイクロプロセッサ５１
または５２がシステムダウンした場合は、切替スイッチ
７によりすべての共通線信号リンク ｅ、 ＋”２ ＋
６３を他方の共通線信号リンク制御用マイクロプロセッ
サ５１または５□に接続変更してシステムの再構成を実
施しなければならないが、いずれかのチャネルの単一の
共通線信号リンク制御用マイクロプロセッサ５．または
５２によりすべての共通線信号リンク６１ ＋６２ ＋
６３を制御するため、障害発生からシステムの再構成が
終了し共通線信号リンク６４，６□、６３の緊急再開が
完了するまでの期間すべての共通線信号リンク６□＋６
２ ＋８３が使用不可状態となり、共通線信号の送受は
完全に停止してシステムに重大な影響を与えるという欠
点がある。
また、この従来の共通線制御方式は、単一の共通線信号
リンク制御用マイクロプロセッサ５１ または５２によ
りすべての共通線信号リンク ６１゜６□、６３を制御
するため制御できる共通線信号リンク数や処理可能信号
量などの上限値が低く、大量の共通線信号トラヒック量
を扱う交換システムには適しない。
リンク制御用マイクロプロセッサ５１ または５２によ
りすべての共通線信号リンク ６１゜６□、６３を制御
するため制御できる共通線信号リンク数や処理可能信号
量などの上限値が低く、大量の共通線信号トラヒック量
を扱う交換システムには適しない。
このような欠点を補うために、信号ユニットの誤り率監
視などの共通線信号リンク制御機能を一部、中央処理装
置に分担させ、できるだけ共通線信号リンク制御用マイ
クロプロセッサの負荷を減らす方法も採られているが、
この方法では本来、共通線信号リンク制御は共通線信号
リンク制御用マイクロプロセッサで分担し共通線信号リ
ンク網管理および呼処理は中央処理装置で分担するとい
う理想的な機能分担方式からはずれるばかりでなく、中
央処理装置の負担を増加させるだけで、根本的な解決策
とはなっていない。
視などの共通線信号リンク制御機能を一部、中央処理装
置に分担させ、できるだけ共通線信号リンク制御用マイ
クロプロセッサの負荷を減らす方法も採られているが、
この方法では本来、共通線信号リンク制御は共通線信号
リンク制御用マイクロプロセッサで分担し共通線信号リ
ンク網管理および呼処理は中央処理装置で分担するとい
う理想的な機能分担方式からはずれるばかりでなく、中
央処理装置の負担を増加させるだけで、根本的な解決策
とはなっていない。
本発明は、複数の共通線信号リンクのそれぞれに対応し
て共通線信号リンク制御用マイクロプロセッサを設置す
ることにより１、すべての共通線信号リンクに共通に１
台のマイクロプロセッサを使用する場合に比べて共通線
信号リンク数や処理信号量の制限を解消し、またマイク
ロプロセッサの故障時にも故障発生から系再構成の終了
までの間すべての共Ａ線信号リンクの使用不可の状態に
なることを避けるようにしたものである。
て共通線信号リンク制御用マイクロプロセッサを設置す
ることにより１、すべての共通線信号リンクに共通に１
台のマイクロプロセッサを使用する場合に比べて共通線
信号リンク数や処理信号量の制限を解消し、またマイク
ロプロセッサの故障時にも故障発生から系再構成の終了
までの間すべての共Ａ線信号リンクの使用不可の状態に
なることを避けるようにしたものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明による共通線制御方式をＣＣ：ＩＴＴ
勧告の第６信号方式による電子交換システムに適用した
一実施例のブロック図である。
勧告の第６信号方式による電子交換システムに適用した
一実施例のブロック図である。
中央処理装置１０，１□、主メモリ２．．２□。
データチャネル装置３１ Ｅ２ ＋およびチャネルイ
ンタフェース４＋ ＋４２は第２図の従来方式と同様で
あるが共通線信号リンク制御用マイクロプロセンサ５ａ
は、常用共通線信号リンク６ａを制御し、共通線信号リ
ンク制御用マイクロプロセッサ５ｂは同期予備共通線信
号リンク６ｂを制御する。ここで常用共通線信号リンク
６ａと同期予備共通線信号リンク６ｂは同じリンクセッ
トに属する。また、共通線信号リンク制御用マイクロプ
ロセッサ５Ｃは、前記リンクセットの準対応予備である
常用共通線信号リンク６Ｃを制御する。
ンタフェース４＋ ＋４２は第２図の従来方式と同様で
あるが共通線信号リンク制御用マイクロプロセンサ５ａ
は、常用共通線信号リンク６ａを制御し、共通線信号リ
ンク制御用マイクロプロセッサ５ｂは同期予備共通線信
号リンク６ｂを制御する。ここで常用共通線信号リンク
６ａと同期予備共通線信号リンク６ｂは同じリンクセッ
トに属する。また、共通線信号リンク制御用マイクロプ
ロセッサ５Ｃは、前記リンクセットの準対応予備である
常用共通線信号リンク６Ｃを制御する。
正常状態では、常用信号リンク６ａと鵡対応予備常用共
通線信号リンク６Ｃで電話信号などの送受が行なわれて
おり、同期予備共通線信号リンク６ｂは同期信号の送受
のみを分担している。この状態で、共通線信号リンク制
御用マイクロプロセッサ５ａに障害が発生しても、共通
線信号リンク制御用マイクロプロセッサ５ａ、５ｂ、５
ｃと共通線信号リンク６ａ、θｂ、［ｌｃがそれぞれ１
対１に対応しているために、使用不可となる共通線信号
リンクは常用信号リンク６ａに限定され、トラヒックと
してはほとんど影響を受けることはない。すなわち、中
央処理装置 １．は共通線信号リンク制御用マイクロプ
ロセッサ５ａの障害を検出したならば、共通線信号リン
ク制御用プロセッサ５ａをアウトオブサービス状態、共
通線信号リンク制御用マイクロプロセッサ５ｂをインサ
ービス状態とし、共通線信号を常用共通線信号リンク６
ａから同期予備共通線信号リンク６ｂへ転送し、以後共
通線信号リンク制御用マイクロプロセッサ５ａの障害が
回復するまで同期予備共通線信号リンク６ｂで共通線信
号の送受を実施する。さらに、信号リンク制御用マイク
ロプロセッサ５ｂが障害になっても、共通線信号は準対
応予備の常用共通線信号リンク６ｃへ転送され、正常な
サービスを継続することが可能である。
通線信号リンク６Ｃで電話信号などの送受が行なわれて
おり、同期予備共通線信号リンク６ｂは同期信号の送受
のみを分担している。この状態で、共通線信号リンク制
御用マイクロプロセッサ５ａに障害が発生しても、共通
線信号リンク制御用マイクロプロセッサ５ａ、５ｂ、５
ｃと共通線信号リンク６ａ、θｂ、［ｌｃがそれぞれ１
対１に対応しているために、使用不可となる共通線信号
リンクは常用信号リンク６ａに限定され、トラヒックと
してはほとんど影響を受けることはない。すなわち、中
央処理装置 １．は共通線信号リンク制御用マイクロプ
ロセッサ５ａの障害を検出したならば、共通線信号リン
ク制御用プロセッサ５ａをアウトオブサービス状態、共
通線信号リンク制御用マイクロプロセッサ５ｂをインサ
ービス状態とし、共通線信号を常用共通線信号リンク６
ａから同期予備共通線信号リンク６ｂへ転送し、以後共
通線信号リンク制御用マイクロプロセッサ５ａの障害が
回復するまで同期予備共通線信号リンク６ｂで共通線信
号の送受を実施する。さらに、信号リンク制御用マイク
ロプロセッサ５ｂが障害になっても、共通線信号は準対
応予備の常用共通線信号リンク６ｃへ転送され、正常な
サービスを継続することが可能である。
また、共通線信号リンク６ａ、６ｂ、８ｃに対応してマ
イクロプロセッサ５ａ、５ｂ、５ｃを使用することによ
る信号処理の分散化によりマイクロプロセッサ５ａ。
イクロプロセッサ５ａ、５ｂ、５ｃを使用することによ
る信号処理の分散化によりマイクロプロセッサ５ａ。
５ｂ、５ｃの処理能力が飛躍的に向上し、共通線信号リ
ンク制御用マイクロプロセッサ５ａ、５ｂ、５ｃと中央
処理装置１４，１□の機能分担は、共通線信号リンク制
御は共通線信号リンク制御用マイクロプロセンサ５ａ、
５ｂ、５ｃで行い共通線信号リンク網管理および呼処理
は中央処理装置１．．１２で実施するという理想的なシ
ステム形態を無理なく採用することも可能である。
ンク制御用マイクロプロセッサ５ａ、５ｂ、５ｃと中央
処理装置１４，１□の機能分担は、共通線信号リンク制
御は共通線信号リンク制御用マイクロプロセンサ５ａ、
５ｂ、５ｃで行い共通線信号リンク網管理および呼処理
は中央処理装置１．．１２で実施するという理想的なシ
ステム形態を無理なく採用することも可能である。
以上説明したように本発明は、共通線信号リンクと１対
１に対応して共通線信号リンク制御用マイクロプロセッ
サを使用することにより、共通線信号処理を分散化して
障害時の影響を最小限にとどめることができ、かつ中央
処理装置と共通線信号リンク制御用マイクロプロセッサ
の機能分担を理想的な形態にできるので、その結果、高
度な処理能力をもち、かつ信頼度の高い共通線制御方式
を提供できる効果がある。
１に対応して共通線信号リンク制御用マイクロプロセッ
サを使用することにより、共通線信号処理を分散化して
障害時の影響を最小限にとどめることができ、かつ中央
処理装置と共通線信号リンク制御用マイクロプロセッサ
の機能分担を理想的な形態にできるので、その結果、高
度な処理能力をもち、かつ信頼度の高い共通線制御方式
を提供できる効果がある。
第１図は本発明の一実施例を適用した電子交換システム
のブロック図、第２図は、従来の電子交換システムのブ
ロック図を示す。 ｉ、 、 １２・・・中央処理装置２、 、 ２
２・・・主メモリ ３Ｉ、３２・・・データチャネル装置 ４、 、 ４２・・・チャネルインタフェース５ａ、
５ｂ、 ５ｃ・・・共通線信号リンク制御用マイクロ
プロセッサ
のブロック図、第２図は、従来の電子交換システムのブ
ロック図を示す。 ｉ、 、 １２・・・中央処理装置２、 、 ２
２・・・主メモリ ３Ｉ、３２・・・データチャネル装置 ４、 、 ４２・・・チャネルインタフェース５ａ、
５ｂ、 ５ｃ・・・共通線信号リンク制御用マイクロ
プロセッサ
Claims (1)
- 複数の共通線信号リンクを制御することにより各種のサ
ービスを提供する国際交換システムにおいて、前記共通
線信号リンクと１対１に対応して共通線信号リンク御御
用マイクロプロセッサを使用することを特徴とする共通
線制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60287358A JPS62144454A (ja) | 1985-12-19 | 1985-12-19 | 共通線制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60287358A JPS62144454A (ja) | 1985-12-19 | 1985-12-19 | 共通線制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62144454A true JPS62144454A (ja) | 1987-06-27 |
Family
ID=17716331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60287358A Pending JPS62144454A (ja) | 1985-12-19 | 1985-12-19 | 共通線制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62144454A (ja) |
-
1985
- 1985-12-19 JP JP60287358A patent/JPS62144454A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0306970A2 (en) | High-speed switching system in a radio-communication system including a plurality of main communication systems and a plurality of stand-by communication systems | |
| JPS62144454A (ja) | 共通線制御方式 | |
| US6229985B1 (en) | Communication apparatus | |
| JPS6298952A (ja) | 監視試験情報切替方式 | |
| JP2507609B2 (ja) | Ｉｓｄｎ加入者インタフェ―ス装置 | |
| JP2633283B2 (ja) | マルチチャネルアクセス無線電話の制御方式 | |
| JP2503908B2 (ja) | 回線切り替え制御回路 | |
| JPH03188724A (ja) | 通信ライン制御方式 | |
| KR0136396B1 (ko) | 전전자 교환기의 프로세서간 메세지 복구 버스구조 및 억세스 방법 | |
| JPH0438172B2 (ja) | ||
| JPS60160749A (ja) | 環状通信網監視方式 | |
| JPS62281649A (ja) | パケツト情報転送方式 | |
| JP2001156796A (ja) | 交換ノード間信号リンク接続方法 | |
| JPH066385A (ja) | 交換機 | |
| JPH05206894A (ja) | ２ルート伝送制御システム | |
| JPH0464219B2 (ja) | ||
| JPH0278339A (ja) | データ通信のセカンダリチャンネル切換方式 | |
| JPS61239743A (ja) | 信号伝送方式 | |
| JPH04329720A (ja) | 回線切替装置 | |
| JPH01286649A (ja) | 接続制御方式 | |
| JPH02105648A (ja) | 障害検出回線切換方式 | |
| JPH0213034A (ja) | 伝送路切替回路 | |
| JPH0528531B2 (ja) | ||
| JPS6359224A (ja) | 回線切換装置 | |
| JPS6150544B2 (ja) |