JPS62145619A - 電磁接触器のコイル励磁回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はスイッチング素子を用いた電磁石の駆動装置に
係り、特に異なる２を圧に対して開閉操作可能な電磁接
触器に好適な電磁石駆動回路に関する。

〔発明の背景〕

従来のスイッチング素子を用いた電磁石駆動装置は１例
えば特開昭５５−１０３６８４号に開示されているよう
に、所定のパルス幅の駆動制御信号を積分した信号を電
圧１周波数変換回路に印加して最初に所定幅の駆動開始
パルスを発生し。

これに引続いて順次狭幅となる電流制御パルスを、駆動
制御信号が印加されている間発生するよう釦なっていた
。

また、実公昭５９−３８０１６号に開示されているよう
に、全波整流回路にサイリスタを介してコイルを接続し
、トランジスタ、ＰＵＴ等を用いて発振回路を形成し、
この発振回路の出力でサイリスタを導通させるよう回路
を構成し投入から所定時間後に発振回路のコンデンサの
充電回路を切換えて、投入から所定時間までは起動電流
として大電流を流し、所定時間後は保持電流として小さ
な電流を流すようになっていたうしかし、これらの従来
例においては、Ｖｌ電源電圧変動に対する補償を行うこ
とは開示されているが１例えば１００Ｖ、！：　２００
Ｖ、あルイハ２００Ｖト４００ｖという２つの異なる電
源電圧に対してコイルを共用化するという技術的思想は
開示されていない。

また１本発明に至る過程でコイルな２電圧共用にするた
めに、コイルにパルス状の電圧を印加し、そのパルス幅
を入力電圧に応じて変化させるよう構成したものが検討
され、特願昭５９−２６０６９５号として出願された。

しかし、この出願では、一つの入力′電圧に対して発生
するパルスのパルス幅および周期が一定であるので８例
えば１００Ｖ用のコイルを有するものに入力電圧として
２００ｖを印加する場合を考えると、投入時間な蝮くす
るためにパルス幅を大きく設定すると投入時の消費電力
が増大して余剰電流が増えてコイルの焼損および衝撃力
の増大によるコアの摩耗等の不具合が発生することが考
えられ、これらの不具合の発生防［ヒのために導通時間
を短（すると投入時間が長くなるという問題がある。

〔発明の目的〕

本発明の目的は、コイルの入力許容電圧の範囲を拡大し
１例えば、ＡＣ１００Ｖ〜２５０ｖのような広範囲の電
圧仕様に対して同一定格電圧のコイルを使用することが
できる電磁石の駆動装置を提供することにある。

〔発明の概要〕

本発明は整流回路と、該整流回路に接続されて断続的な
電圧を印加してコイルを励磁する電磁石駆動回路と、該
電磁石駆動回路の出力に基いてコイル電流を制御するス
イッチング素子とを備えて成る電磁接触器のコイル励磁
回路において、前記電磁石駆動回路は前記整流回路の出
力を積分する積分回路と、前記コイルに投入電流を供給
するための信号を発生する投入信号発生手段と、前記コ
イルに保持電流を供給するための信号を発生する保持信
号発生手段と、前記整流回路に定格電圧が印加されてか
ら所定時間後釦出力を発生する遅延回路と、該遅延回路
の出力に基いて前記コイルに印加する電圧を前記投入信
号発生手段の出力から前記保持信号発生手段の出力へ切
換える切換回路とを備えて成ることを特徴とするもので
ある。

好ましい実施態様によれば、前記投入信号発生手段は、
前記積分回路の出力に基いてＯＮデユーティが漸減する
パルス列を発生する第１の発振回路であり、前記保持信
号発生手段は一定周期で発振し前記積分回路の出力電圧
レベルに応じてパルス幅が変化するパルス列を発生する
第２の発振回路である。

好ましい他の実施態様によれば、前記投入信。

号発生手段は前記積分回路の出力に基いてＯＮデユーテ
ィが漸減するパルス列を発生する第１の発振回路であり
、前記保持信号発生手段は前記遅延回路である。

〔発明の実施例〕

以下０本発明の実施例について説明する。

本発明の第１実施例を第１図〜第６図により説明する。

第１図は本実施例の回路構成を示すブロック図である。

図中１は入力電源、２は整流回路。

３は制御回路４の電源、５はスイッチング素子であるト
ランジスタ、６は電磁石コイル、７はホイーリングダイ
オードである。本実施例において入力電源ｌは５０Ｈｚ
または６０Ｈｚの商用電源である。

第２図は、駆動制御回路４の構成例を示すブロック図で
６本例では電圧検出回路４２．信号遅延回路４３．入力
電圧積分回路４１．鋸歯状波発生回路４４．比較回路４
６．コイル保持状態駆動回路４５、出力切換回路４７で
構成されている。

本実施例の具体的な回路を第３図に示し、主要部の波形
をそれぞれ第４図〜第６図に示す。

なお、第４図および第５図はそれぞれ入力電源の電圧を
１例として１００Ｖ　、　２００Ｖとした場合の波形図
である。本実施例において整流回路２は、ダイオードブ
リッジＤｌで構成さ゛れ、ブリッジＤｔの交流入力側は
入力電源１に接続され、直流出力側はマイナス側がグラ
ウ、ンド（以下ＧＮＤ　）に落され、プラス側が電源回
路３および電磁石コイル６に接続されるとともに積分回
路４１．電圧検出回路４２．信号遅延回路４３のそれぞ
れの入力端子に接続され、第４図および第５図のαに示
す波形を発生する。電源回路３は周知の安定化電源回路
であり、整流回路２の出力電圧を安定化して各回路の電
源電圧Ｖｃｃとして電圧検出回路４２．信号遅延回路４
３．鋸歯状波発生回路４４゜コイル保持状態駆動回路４
５にそれぞれ供給する。

次に各回路の構成及び動作を説明する。

電圧検出回路４２は一端が比較器Ｑ２１のプラス側入力
に接続され、他端が整流回路２の出力に接続された抵抗
器Ｒ２１、比較器Ｑ２１のプラス側入力とＧＮＤ間に接
続された平滑用コンデンサＣ２１゜平滑用コンデンサＣ
２１と並列に接続され、コンデンサＣ２１の蓄積電荷を
放電する抵抗器Ｒ２２゜電源電圧Ｖｃｃに一端が接続さ
れ、他端が比較器Ｑ２１のマイナス側入力に＃続された
抵抗器Ｒ２３゜カソードが比較器Ｑ２１のマイナス側に
接続され。

アノードがＧ　Ｎ　Ｄに接続されて基準電圧な発生ずる
ツェナダイオードＺＤ２１．比較器Ｑ２１の出力端子に
接続され、それぞれオープンコレクタ出力を有してその
出力が積分回路４１のコンデンサＣ１ｌの入力側および
信号遅延回路４３のコンデンサＣ３１の入力側Ｋｉ［さ
れたバッファＱ２２　、　Ｑ２３とにより構成される、
電圧検出回路４２は整流回路２に発生する電圧のレベル
を判断し、電圧が電磁石６の吸引動作に不充分であると
きはバッファＱ２２　＃　Ｑ２３のオープンコレクタ出
力を導通させてそれぞれ積分回路４１のコンデンサＣｏ
　、信号遅延回路４３のコンデンサＣ３１の両端を短絡
させて積分回路４１および信号遅延回路４３を待機状態
忙する。整流回路２の出力電圧が電磁石６の吸引動作に
支障のない電圧であるときは、バ・ソファＱ２２　、　
Ｑ２３のオープンコレクタ出力を非導通とする。こねに
より積分回路４１のコンデンサＣ１ｌおよび信号遅延回
路４３のコンデンサＣｓｒは第４図および第５図のｂＶ
ｃ示す出力が印加され、それぞれ充電を開始して積分回
路４１および信号遅延回路４３が動作を開始する。積分
回路４１は一端が整流回路２のプラス側出力に接続され
、他端がコンデンサＣｏを介してＧＮＤＫ接続された抵
抗器Ｒ１１、コンデンサＣ１ｌと並列に接続された抵抗
器Ｒ１２とにより構成され、バッファＱ２２のオープン
コレクタ出力の非導通に伴って整流回路２の全波整流波
形の積分を開始し、第４図および第５図の−に示す出力
を発生する。

本実施例では投入信号発生手段は鋸歯状波発生回路４４
と比較回路４６とにより′構成された第１の発振回路４
０である。鋸歯状波発生回路４４は周知の回路であり、
増幅器Ｑ４１に正帰盤をかけることにより第４図および
第５図のｄに示す鋸歯状波を得るものである。この鋸歯
状波は３００Ｈ２５００Ｈｚ程度の周波数を有する。鋸
歯状波発生回路４４において１４１〜Ｒ４５は抵抗器、
Ｃ４１はコンデンサ、　Ｄ４１　、Ｄ４２はダイオード
である。

比較回路４６は比較器Ｑ６１により構成される。

比較器Ｑ６１のプラス側入力には鋸歯状波発生回路４４
の出力が接続され、マイナス側入力には積分回路４１の
出力が接続され、これらの波形の電圧比較を行うことに
より第４図および第５図のｆに示すパルス列を得る。

以上のように、第１の発振回路によるパルス列（第４図
および第５図のｆ）は、積分回路４１の出力電圧の高低
によりパルス幅が変化するとともに、積分回路４１の出
力の立上り時には広いパルス幅？有し、積分回路４１の
出力電圧の上月につれて、整流回路２の出力が全波整流
波形の山の頂点近傍にあるときは狭いパルス幅を有シ。

谷の近傍′に、あるとぎは広いパルス幅を有するように
ｊｒる。

本実施例において保持信号発生手段は増幅器Ｑｓｔに正
帰還なかけた鋸歯状波発振回路と比較器Ｑ５２とにより
構成された第２の発振回路４５で、ぼろ。第２の発振回
路４５はこの鋸歯状波発振回路の出力と積分唱回路４１
の出力とを比較器Ｑ５２で比較し−Ｃ積分回路４１の出
力電圧が大ぎい時は狭い幅のパルス列を発生し、出力電
圧が小さい時は広い１のパルス列な発生する。（第４図
および第５図のｇ）第２の発振回路４５においてＣ５１
はコンデンサ、Ｒ５１〜Ｒｓｓは抵抗器である。なお。

第２の発掘回路４５の出力のパルス列はコイルの保持電
流な流すのに用いられるので、第１の発振回路４０の出
力パルス列に比べＯＮデューティが小さくなるよう第２
の発振回路４５の各素子は定数を設定される。本実施例
ではパルス列ｆより周期が長くなる例を示したが、逆に
周波数を２０Ｋｌ（ｚ程変まで上げてイ）よ（・。信号
遅延回路４３は抵抗ａ　Ｒ３１とコンデンサＣ３１とよ
り成るｖ、１０時定数回路、ツェナダイオードＺＤ　３
１１ツエナダイオード°ＺＤ３１の保護抵抗器Ｒ３３，
比較器Ｑ３１　、Ｃ３２゜比較器Ｑ３１の出力のプルア
ップ抵抗器Ｒ３４，比較器Ｑ３２の出力のプルアップ抵
抗器Ｒ３６，抵抗器Ｒ３５とコンデンサＣ３２とより成
る箕２の時定数回路とにより構成される。第１の時定数
回路の抵抗器Ｒ３１は一端が整流回路２のプラス側出力
にｍ［され、他端がコンデンサＣ３１の一端に接続され
る。コンデンサＣａ＋の他端はＱＮＤＫ接続される。コ
ンデンサＣ３］にはさらに、残留電荷放電用の抵抗５Ｒ
３２が並列に接続される。

抵抗器Ｒ３１とコンデンサＣ３１との接続点は、電圧検
出回路４２のバッファＱ２３のオープンコレクタ出力に
接続される。とともに、比較器Ｑａ＋のプラス側入力に
接続される。ツェナダイオードＺＤ３１は了ノードがＧ
ＮＤに接続され、カソードが抵抗器Ｒ３３を介してＶｃ
ｃに接続される。比較器Ｑ３１のマイナス側入力はツェ
ナダイオードＺＤ３１のカソードに接続され、定電圧に
保持される。比較器Ｑ３１はオープンコレクタ出力を有
し。

その出力はプルアップ抵抗Ｒ３４を介してＶｃｃに接続
されるとともに抵抗器ＲａｓおよびコンデンサＣ３２を
介してＧＮＤに接続される。比較器Ｑ３２のマイナス何
人カツエナダイオードＺＤａ１０カトドに接続され、プ
ラス側入力は抵抗器Ｒ３５とコンデンサＣ３２との接続
点に接続される。比較器Ｑ３２はオープンコレクタ出力
を有し、その出力はプルアップ抵抗器Ｒ３６を介してＶ
ｃｃに接続されるとともに、出力切換回路４７へ接続さ
れる。

これにより、整流回路２の出力が電磁石６の吸引動作に
充分な電圧であるときは、バッファＱ２３のオープンコ
レクタ出力が非導通となり、整流回路２の出力はコンデ
ンサＣ３１に充電されてコンデンサＣ３１の電圧が上昇
し、ツェナダイオードＺＤ３１０基油電圧を越えると、
比較器Ｑ３１のオープンコレクタ出力が非導通となる。

そのためコンデンサＣ３２は抵抗器Ｒ３５を介して充電
されて電圧が上昇し、ツェナダイオードＺＤ３１の基準
電圧を越えると比較器Ｑ３２のオープンコレクタ出力が
非導通となり、出力切換回路４７へ出力を供給する。上
述のように、信号遅延回路４３はバッファＱ２３のオー
プンコレクタ出力が非導通となってから第１の時定数回
路および第２の時定数回路による遅延時間の和ｔ２の後
に第４図および第５図のＣに示す出力を発生する。この
遅延時間はコイルの投入時間ｔｏに余裕として若干のタ
イムディレィｔ１を加えた時間に設定される。出力切換
回路はインバータＱ７３．ＡＮＤゲートＱ７１゜Ｃ７２
，およびダイオードＤ７１およびＤ７２により形成され
たＯＲ回路とより成る。

ＡＮＤゲートＱ７１は２人力ＡＮＤゲートであり、その
入力の１つは第１の発振回路４０の出力が接続され、他
の入力にはインバータＱ７３を介して信号遅延回路４３
の出力が接続されろ。これにより、ＡＮＤゲートＱ７１
は信号遅延回路４３の出力がＬレベルの時で、第１の発
振回路の出力がＨレベルの時に出力を発生する。

ＡＮＤゲートＱ７２は２人力ＡＮｒ）ゲートであり、そ
の入力の１つは第２の発振回路４５の出力が接続され、
他の入力には信号遅延回路４３の出力が接続される。こ
れによりＡＮＤゲートＱ７２は信号遅延回路４３の出力
がＨレベルの時で、第２の発振回路の出力がＨレベルの
時に出力を発生する、 ＡＮＤゲートＱ７１およびＱ７２の出力はそれぞれダイ
オードＤ７１　、Ｄ７２　Ｋより構成されたＯＲ回路を
介してトランジスタ５０ベースに接続される。切換回路
４７は上述の如く構成されているので、信号遅延回路４
３の出力がＬレベルの時は第１の発振回路４０の出力を
トランジスタ５０ベースに供給し、信号遅延回路４３の
出力がＨレベルの時は第２の発振回路の出力をトランジ
スタ５のペースだ供給する。

第４図および第５図の番はコイル６によす吸引される可
動コア（図示せず）のストロークを示す。可動コアは固
定コア（図示せず）に対し所定のギャップＧをもって配
設され、コイル６の励磁により固定コアに吸引されて投
入時間ｔ。

の後にギャップがゼロトｔｒ　ル。

第６図に電圧検出回路４２の出力、切換回路・１７の出
力、可動コアのストロークとコイル６の電流波形との関
係を示す。第６図のり、ｃ、ｉはそれぞれ電圧検出回路
４２の出力、切換回路４７の出力、可動コアのストロー
クを示し、各々第４図、第５図と同じ符号を付している
。第６図へにはそれぞれ本実施例の１’ＯＯＶ　、　２
００Ｖ［Ｉ　Ｋおけるコイル６の電流波形を示す。

本実施例によれば、コイルの投入時にＯＮデューティが
漸減するパルス列を供給するため。

コイル電流を第６図）、にの如く、立上りが急で、投入
の後期には略一定とすることができ。

電磁石の吸引を短時間で行えるとともに、投入後期の余
剰電流による衝撃を抑制することができる。また、コイ
ルのインピーダンス、パルス幅を適切に設定することに
より第６図Ｅに示すように投入初期に大電流を流し、以
後電流を漸減するようにしてもよいつ 次に１本実施例において１００Ｖ定格のコイルが用いら
れた場合、コイル励磁回路がｔｏｏｖｚ源に接続された
ときと２００ｖ電源に接続されたときの主要部の波形の
相異はそれぞれ第４図および第５図のｆ、ｇ、ｈに示す
ように、投入時、保持時共、　２００Ｖ電源に接続され
た場合の方がＪＯＯＶ亀源て接続されたものと比ベパル
ス幅が小さくなる。本実施例によれば入力電圧が大きく
異なってもコイルに供給される電力をほぼ一定とするこ
とができ、しかも、入力電圧の周波数に関係なくパルス
幅制御を行うことができる。

本発明の第２実施例を第７図、第８図により鯖、明する
。

第７図は本実施例の主要部の構成を示すブロック図、第
８図は本実施例における各部の波形図である。本実施例
において、電磁石駆動回路１４は、積分回路４１．電圧
検出回路４２．遅延回路４３゜第１の発振回路５２と第
２の発振回路４５と切換回路４７とにより構成される。

本実施例において投入信号発生手段である第１の発振回
路５２は積分回路４１の出力に基いた周波数で発振する
電圧−周波数変換回路（以下Ｖ／Ｆ変換回路）４９と、
Ｖ／Ｆ変換回路４９の出力に接続されたインバータ回路
５０とより成る。本実施例においては、入力電源が投入
され、整流回路２の出力電圧がコイル６を吸引するのに
充分な電圧であるときに電圧検出回路４２が動作して第
８図のｂに示す出力を発生し、積分回路４１および遅延
回路４３が動作を開始する。積分回路４１が動作して第
８図のｄに示す出力を発生すると、Ｖ／Ｆ変換回路４９
は積分回路４１の出力にほぼ比例した周波数で一定のパ
ルス幅を有するパルス列を発生する。このパルス列は第
８図の人に示すように投入初期はパルス間隔が広く、投
入後期になるほどパルス間隔が狭（なるので、このまま
では投入初期に充分な駆動力を得ることができない。そ
のため、インバータ５０によりこの波形を反転して第８
図のｋに示すような投入初期に広いパルス幅を有し。

投入後期に狭いパルス幅となるパルス列を第１の発振回
路５２の出力として発生する。保持信号発生手段である
第２の発振回路４５は第１実施例と同様に一定の周波数
を有し積分回路４１の出力に基いてパルス幅が変化する
パルス列（第８図ｑ）を発生する。切換回路４７は第１
実施例と、同様に遅延回路４３の動作開始から所定時間
後に発生される出力（第８図Ｃ）によりスイッチング素
子５に供給する信号を第１の発振回路５２の出力から第
２の発振回路４５の出力に切換える。こｈＫよりスイッ
チング素子５には第８図１に示すパルス列が供給される
。

本実施例においても、コイル電流を第８図のｆに示すよ
５に投入後期に略一定とすることができるため、投入後
期の余剰富１流による衝撃を抑制することができる。

本発明の第３実施例を第９図〜第１１図により説明する
。本実施例はスイッチング素子として双方向サイリスタ
１６を用いたものである。

本実施例は第９図に示すように、コイル６を入力電源１
に接続されたダイオードブリッジＤ２の直流出力側に接
続し、ダイオードブリッジＤ２の交流入力側を双方向サ
イリスタ１６を介して入力電源１に接続して、双方向サ
イリスタ１６で交流入力を制御してコイル６へ供給する
電流の制御を行う。本実施例における電磁石駆動回路２
０は第１０図に示すように、電源回路３．電圧検出回路
４２．積分回路４１．鋸歯状波発生回路４４と比較回路
４６とより成る第１の発振回路４０．遅延回路４３．切
換回路５７．電圧弁別回路５８．ゲート制御回路５９　
、６０とより成る。電源回路３．電圧検出回路４２．遅
延回路４３．第１の発振回路４０は第１実施例と同一の
構成を有する。本実施例においては投入信号発生手段は
第１の発振回路４０であり、保持信号発生手段は遅延回
路４３である。

切換回路５７は２人力ＡＮＤゲートＱ７１とＡＮＤゲー
）　Ｑ７１の出力端子に抵抗器Ｒ７１を介して接続され
たフォトカプラＰｃｔの発光素子ＬＤ７１と、ＡＮＤゲ
ー）　Ｑ７１の入力の１つに接続されたインバータＱ７
３とより成る。２人力ＡＮＤゲー）Ｑ７１は、入力端子
の１つが第１の発振回路４０の出力端子に接続され、他
の入力端子がインバータＱ７３を介して遅延回路４３の
出力端子に接続されろ。これにより、遅延回路４３の出
力がＬレベルの間は第１の発振回路４０の出力に対応し
たパルス列が投入信号として発光素子Ｌ　Ｄ７１　Ｋ供
給され、フォトカプラＰｃｔを介してゲート制御回路５
９に供給される。遅延回路４３の出力がＨレベルになる
と、ＡＮＤゲートＱ７１は出力がＬレベルとなり、この
状態が保持信号としてフォトカプラＰＣＩを介してゲー
ト制御回路５９へ伝達される。すなわち０本実施例では
遅延回路４３が保持信号発生手段としても機能している
。ゲート制御回路５９はダイオードブリッジＤ９１　、
ツェナダイオードＺＤ９１　、フォトカプラＰｃｔの受
光素子であるフォトトランジスタＰＴ９１．ユニジャン
クショントランジスタＵＴ９１　、サイリスタＴＡｓｔ
　。

ダイオードＤ９２　、　Ｄ９３　、抵抗器Ｒ９１〜Ｒ９
７，コンデンサＣ９１とより成る。ダイオードブリッジ
Ｄｓｔは抵抗器Ｒ９１を介して入力電源１に接続されて
直流出力を発生し、ダイオードブリッジＤ９１の直流出
力側に抵抗器Ｒ９２を介して接続されたツェナダイオー
ドＺ　Ｄ９１は、そのカソード、了ノード間に並列に接
続された以降の回路に定電圧を供給する。

フォトカプラＰＣＩの受光素子ＰＴ９１には切換回路５
７からの信号が電気的忙絶縁されて伝達され、この信号
に基いてユニジャンフシボントランジスタＵＴ９１がサ
イリスタＴＡ　９１のゲートに信号を出し、このサイリ
スタＴＡ９１の導通・非導通に基くパルスが抵抗器Ｒ９
６を介してスイッチング素子であるサイリスタ１６のゲ
ートに供給される。

いま、切換回路５７は遅延回路４３の出力がＬレベルで
ある間は第１の発振回路４０により発生されたパルス列
をフォトカプラＰｃｔを介してゲート制御回路へ供給し
、所定時間後に遅延回路４３の出力がＨレベルになると
フォトカプラＰｃｔを介して保持信号が伝達されるため
、サイリスタ１６は遅延回路４３の出力がＬレベルであ
る期間だけ第１の発振回路４０のパルス列に基いて、断
続的に導通し、遅延回路４３の出力がＨレベルになると
非導通となる。電圧弁別回路５８は基準電圧を発生する
ツェナダイオードＺＤｓ１．比較器Ｑ８】。

フォトカプラＰＣ２の発光素子ＬＤｓ１．および抵抗器
Ｒｓ１〜Ｒ８４，コンデンサＣｓｔとより成る。比較器
Ｑ８１は整流回路２の出力電圧をツェナダイオードＺＤ
８１による基′ａ、電圧と比較し、出力電圧が基準値よ
り低いときに発光素子ＬＤ８１を発光させる。

これにより１本実施例の電磁石駆動回路が例えばｔｎｏ
ｖ　、　２００Ｖとい’５２に圧仕様で用いられる場合
、　１００Ｖのときには発光素子ＬＤｓ＋が発光し、２
ＯＮのときには発光を停止する。

ゲート制御回路６０はフォトカブラＰＣ２の受光素子で
ある双方向フォトサイリスタＰ　Ｔａｌと抵抗器Ｒａｔ
とより成る。フォトサイリスタＰ　Ｔ６１　ト抵抗器Ｒ
６１とは直列に接続され、フォトサイリスタＰＴ６２の
抵抗器Ｒ６３と接続されていない方の主電極はサイリス
タ１８のゲートに接続され、抵抗器Ｒ６１は双方向サイ
リスタ１８の主電極Ｔ２に接続される。これによりフォ
トカプラＰＣ２０発光素子Ｌ　Ｄｓ＋が発光したときは
フォトサイリスタＰＴｍが導通し、双方向サイリスタ１
８も導通する。発光素子ＬＤｓ１が発光しないときはフ
ォトサイリスタＰ　Ｔｓｌは非導通となり、双方向サイ
リスタ１８も非導通となる。

本実施例においては、コイル６はダイオードブリッジＤ
２の直流出力側に接続され、ダイオードブリッジＤ２４
ｔ、双方向サイリスタ１６を介して入力電源１に接続さ
れ、さらに双方向サイリスタ１６には、これと並列に抵
抗器Ｒ１とコンデンサＣ１の直列回路、および抵抗器Ｒ
２とコンデンサＣ２と双方向サイリスタ１８の直列回路
が接続されている。

これ釦より、投入初期には第１の発振回路４０により発
生されたパルス列に基いてコイル６には積分回路４１の
出力電圧の上昇に伴ってパルス幅が漸減する電圧パルス
列が印加され、遅延回路４３の出力がＨレベルとなって
切換回路５７が動作する（保持状態になる）と双方向サ
イリスタ１６が非導通となるたぬ、抵抗、コンデンサの
直列接続によるインピーダンスを介して入力電源ｌから
の電圧が印加される。

また、入力電源１の重圧が２電圧仕様のうち低い方（例
えば１００ｖ）の場合には、保持状態においてダイオー
ドブリッジＤ２の交流入力側に抵抗器Ｒ１，コンデンサ
Ｃ１の直列回路と、抵抗器Ｒ２゜コンデンサＣ２の直列
回路とが並列に接続された回路が挿入され、コイル６に
流れる電流を制限する。入力電源１の電圧が２電圧仕様
のうちの高い方（例えば２００Ｖ）の場合には、双方向
サイリスタ１８が非導通となるため保持状態においてダ
イオードブリッジＤ２の交流入力側には抵抗器Ｒ＋　、
コンデンサＣ】の直列回路が挿入され、コイル６に流れ
る電流を制限する。本実施例においては抵抗器Ｒ１、Ｒ
２は６０〜１００Ω位に設定され、コンデンサＣＩ、Ｃ
２は０．５μＦ〜数μＦに設定される。

本実施例の主要部の波形を第１１図忙示す。第１１図に
おいて、αは整流回路２の出力、ｂは電圧検出回路４２
の出力、Ｃは遅延回路４３の出力である。電源が投入さ
れ、電圧検出回路４２の出力が立上がると、所定の遅延
時間ｔ２の後に遅延回路４３の出力が立上がる。遅延回
路４３の出力が立上がるまでの間は、切換回路５７を介
して第１の発振回路４０の信号がゲート制御回路５９に
供給され。

この信号に同期してユニジャンクシヨントランジスタＵ
　Ｔｅ３がサイリスタＴん９１のゲートに第１１図ｄに
示すトリガパルスを供給する。これによりサイリスタＴ
Ａ９１は第１１図ｅに示すタイミングで導通・非導通を
繰返し、双方向す・イリスタ１６もこれと同じタイミン
グで導通・非導通を縁返す。

そのため双方向サイリスタにより制御されたダイオード
ブリッジＤ２の直流出力は第１１図ｆＫ示すように投入
初期は制御角が小さく、その後制式 仰角が闇増するよりなＸ新波形となり、コイル・６に流
れる電流は第１１図１に示すように投入初期はヤ上りが
急で投入後期はほぼ一定の電流値となる。遅延時間ｔ２
の後に遅延回路４３の出力Ｃが立上がると、切換回路５
７は出力がＯＦＦとなり、これによりゲート制御回ｖ６
５９のユニジャンクショントランジスタＵＴ９１は第１
１図ｄに示すように発振が停止し、サイリスタＴＡ９１
は第１１図ｅに示すよ５に非導通となり、双方向サイリ
スタ１６も非導通となる。そのため、ダイオードブリッ
ジＤ２の交流入力側は抵抗、コンデンサの直列回路を介
して入力電源ｌに接続され、ダイオードブリッジＤ２の
出力は第１１図ｆに示すようになる。

これは、保持状態においてＬ−Ｃ直列回路となり、コン
デンサのインピーダンスがコイルのインピーダンスに比
べ非常に大きいので、電圧の立上りが遅れるためである
。この状態においてはコイル６に流れる電流は第１１図
ｆに示す保持電流となる。

本実施例によれば、スイッチング素子のゲート電流を入
力電源１から直接供給できるので。

電源回路３を小形化することができる。また。

スイッチング素子のゲート制御回路が切換回路等と電気
的に絶縁されているので、ラインからのノイズ等による
誤動作の発生を防止できる。

〔発明の効果〕

本発明によれば、およそ倍半分異なるような幅広い電圧
に対して同一定格電圧の一種類のコイルで対応できる電
磁石のコイル励磁回路を得ることができる。

【図面の簡単な説明】

第１図は本発明の第１実施例における電磁接。 触器のコイル励磁回路の構成を示すブロック図。 第２図は本発明の第１実施例における電磁石駆動回路の
構成を示すブロック図、第３図は本発明の第１実施例に
おける電磁接触器のコイル励１磁回路の具体的な回路例
を示す回路図、第４図。 第５図は本発明の第１実施例において、それぞれ入力電
圧の１例として１００Ｖ　、　２００Ｖが印加されたと
きの主要部の波形を示す波形図、第６図は本発明の第１
実施例において入力電圧に対応したコイル電流と可動コ
アのストロークの関係を示す波形図、第７図は本発明の
第２実施例における電磁接触器のコイル励磁回路の構成
を示すブロック図、第８図は本発明の第２実施例におけ
る主要部の波形図、第９図は本発明の第３実における電
磁石のコイル励磁回路の構成を示すブロック図、第１０
図は本発明の第３実施例におけるコイル励磁回路の具体
的な回路例を示す回路図、第１１図は本発明の第３実施
例における主要部の波形図である。 ２・・・整流回路。 ４　、１４　、２０・・・電磁石駆動回路。 ５．１６・・・スイッチング素子。 ６・・・コイル。 ４０　、５２・・・投入信号発生手段。 ４１・・・積分回路、４３・・・遅延回路。 ４３　、４５・・保持信号発生手段。 ４７　、５７・・・切換回路。 代理人弁理士　小　川　勝　男。 第　　１　　図 第　　２　　圀 第　　　７　　　図 阜　８　　図

Claims (1)

1. 【特許請求の範囲】 １、整流回路と、該整流回路に接続されて断続的な電圧
   を印加してコイルを励磁する電磁石駆動回路と、該電磁
   石駆動回路の出力に基いてコイル電流を制御するスイッ
   チング素子とを備えて成る電磁接触器のコイル励磁回路
   において、前記電磁石駆動回路は前記整流回路の出力を
   積分する積分回路と、前記コイルに投入電流を供給する
   ための信号を発生する投入信号発生手段と、前記コイル
   に保持電流を供給するための信号を発生する保持信号発
   生手段と、前記整流回路に定格電圧が印加されてから所
   定時間後に出力を発生する遅延回路と、該遅延回路の出
   力に基いて前記コイルに印加する電圧を前記投入信号発
   生手段の出力から前記保持信号発生手段の出力へ切換え
   る切換回路とを備えて成ることを特徴とする電磁接触器
   のコイル励磁回路。 ２、前記投入信号発生手段は、前記積分回路の出力に基
   いてＯＮデューティが漸減するパルス列を発生する第１
   の発振回路であり、前記保持信号発生手段は一定周期で
   発振し前記積分回路の出力電圧レベルに応じてパルス幅
   が変化するパルス列を発生する第２の発振回路であるこ
   とを特徴とする特許請求の範囲第１項記載の電磁接触器
   のコイル励磁回路。 ３、前記投入信号発生手段は前記積分回路の出力に基い
   てＯＮデューティが漸減するパルス列を発生する第１の
   発振回路であり、前記保持信号発生手段は前記遅延回路
   であることを特徴とする特許請求の範囲第１項記載の電
   磁接触器のコイル励磁回路。