JPS62145775A - 薄膜半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は薄膜半導体装置およびその製造方法に係り、特
に液晶などを表示に用いるディスプレイに好適な薄膜ト
ランジスタ、およびその製造方法に関する。

〔発明の背景〕

近年、液晶を表示に用いるディスプレイなどでは、各画
素の液晶を駆動するために、各画素ごとに薄膜トランジ
スタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒｙ略
してＴＰＴ）を形成するアクティブマトリクス方式が用
いられている。このＴＰＴは、普通、石英基板上に成長
した多結晶シリコン （Ｐｏｌｙｃｒｙｓｔｅｌｌｉｎｅ　５ｉｌｉｃｏｎ　
、略してＰｏ１．ｙ−３ｉ）か、ガラス基板上に成長し
た非晶質シリコン（Ａｍｃ＋ｒｐｈｏｕｓ　ｓｉＨ，ｃ
ｏｎ、略してａ　−Ｓ　ｊ、　）中に形成される（特開
昭５７−７９７２号公報）。第１０図（、）には従来の
Ｐｏ１ｙ−８ｊを用いて形成したＴＰＴを示す。

第１０図（ａ）において、１はガラス基板、２はｎ＋ソ
ース領域、３は真性半導体のチャンネル領域、４はｎ＋
ドレイン領域で三領域２〜４はＰｏ１ｙ−８ｉよりなる
。５はゲート絶縁膜としての酸化膜、６はゲート電極、
７は保護用酸化膜であるｅＰｏｌｙ−８ｉは通常、モノ
シラン（ＳｉＨａ）を原料として、減圧ＣＶＤ法により
６４０℃の温）ヵ、ゎｉＪ　Ｉｃ　ａ　−Ｓ　ｉ。ヵ、
９ヵＤ−Ｊ−６゜工ゎ３．□っ、キャリアの移動度は減
少し、ＴＰＴの特性は大幅に低いものとなる。このため
、減圧ＣＶＤ法にょるＰｏ１ｙ−８ｊは約６００　℃以
上の温度で堆積しなければならず、したがって、通常、
実質的な歪温度が６００℃以下でしかないガラス板を基
板として用いることはできない。石英基板は６００　’
Ｃ以上の温度に十分耐えることが、コストが非常に高い
という欠点がある。また、石英基板を用いて６４０℃で
堆積したＰｏ１ｙ−８ｉ膜中にも体積比にして約２０％
のａ−８ａ成分が含まれている。このため、この膜のキ
ャリアの移動度は電子、正孔いずれの場合も約ｉｏａｍ
”／Ｖ・Ｓという単結晶シリコンの値と比べるとはるか
に低い値であり、この膜を用いてＴＰＴを製作しても、
ディスプレイとして鮮明な表示を得るにはまだ十分とは
いえない。

第１０図（ｂ）にはａ　−Ｓ　ｉを用いて形成したＴＰ
Ｔを示す。符号は三領域２〜４がａ−８ｉで１．滴る他
は第１０図（ａ）と同一物、相当物を示す。

ガー構造と呼ばれるものである。はじめにゲート電極、
６となるクロム（Ｃｒ）を形成した後、プラズマＣＶＤ
法により、酸化膜５、チャンネル領域３、ソースとドレ
インを形成するためのｎ十領域２．４の三領域を連続し
て形成している。そのキャリアの移動度は１　ｃｍ２／
　’ＴＪ　−ｓ　以下であり、上記Ｐｏ１ｙ−８ｉより
さらに小さい。この場合、ガラス基板を使用できる利点
はあるが、表示素子としての応用がＰｏ１ｙ−８ａ以上
に限定される。たとえば、カラーテレビ表示に用いるこ
とは無理であり、せいぜいモノクロテレビ表示に利用で
きるにすぎない。

〔発明の目的〕

本発明の目的は、安価で歪温度の低いガラス基板を用い
でることができ、かつ大きなキャリアの移動度を有し、
応答性の良い薄膜半導体装置とその製造方法を提供する
ことである。

〔発明の概要〕

本発明薄膜半導体装置の特徴とするところは、歪温度が
６００℃以下のガラス基板上に結晶化度が９０％以上の
Ｐｏ１ｙ−８ｉ薄膜が形成され、このＰｏ１ｙ−８Ｌ薄
膜にソース、ドレイン、チャンネルの各領域が形成され
ていることにある。

また、本発明製造方法の特徴とするところは、はじめに
プラズマＣＶＤ法により、低温で微結晶成分がアモルフ
ァス成分中に散りばめられているような半導体層を歪温
度が６００℃以下のガラス基板上に形成し１次に、この
膜をガラス基板などの歪点以下の低い温度で熱処理する
ことによって、微結晶成分を核として結晶核成長を行な
わせａ　−Ｓｉ成分を結晶成分に変えることにある。

〔発明の実施例〕

以下、本発明の一実施例を説明する。

第１図は本発明を用いたＴＰＴ全体の断面構造を示す。

１はガラス基板、２〜４はソース、チャネル、ドレイン
の各領域、５は酸化膜、６はゲート電極、７は酸化膜、
８ａ、８ｂはソース、ドレインの各電極、９はリンガラ
ス膜、１０は透明電極（ＩＴＯ）である。

製造工程の詳細を説明する。

ガラス基板１は歪温度５８０℃のガラス板である。基板
を４００℃に保ち、水素で５％に希釈したモノシランガ
スを原料として、圧力を約ＩＴｏｒｒとする。高周波電
力を０　、３　Ｗ　／　ｃｍ”として、プラズマＣＶＤ
法により、微結晶とａ　−Ｓ　ｉの混合層を０．２μｍ
堆積させる（このまま半導体層のラマンスペクトルを測
定すると結晶化度は６０％である）。このとき、堆積速
度は約９０人／ｍｉｎである。約２２分間の半導体層の
堆積後、反応容器を１気圧の窒素で満たす。基板温度だ
けでなく窒素温度も５８０℃として２時間保つ（この膜
のラマンスペクトルを測定すると結晶化度は９５％であ
る）。この膜をアイランドホトした後、ＣＶＤ法により
、ＳｉＯ２膜５，７を堆積させる。次に、プラズマＣＶ
Ｄ法により、ドーピングガスと共に、４００℃でゲート
電極用ｎ十層６を０．１５　μｍ堆積させる。次に、ホ
トエツチングの後、リン（Ｐ）を５０ＫｅＶのエネルギ
で５×１０１３ｃｍ−２のドース量で打込みソースとド
レイン領域２，４を形成する。続いて、５８０℃、２時
間の熱処理でイオン打込み層のリンを活性化する。次に
、ＰＳＧ（Ｐｈｏｓｐｈｏ　５ｉｌｉｃａｔｅ　Ｇｌａ
ｓｓ　）　９と電極８ａ。

８ｂとしてＡｆｌを蒸着する。また透明電極であるＩＴ
ＯＩＯをスパッタ法により堆積させる。ＩＴＯを堆積し
たもう一枚のガラス基板との間にＴＮ（Ｔｃｖｉｓｔｅ
ｄ　Ｎｅｍａｔｉｃ）型の液晶を封入して表示装置が完
成する。本実施例のＴＰＴのチャネル幅、チャネル長は
それぞれ２０μｍ、１０μｍである。

本実施例のＩ−Ｖカーブのｇｍからもとめた電界効果移
動度は１０５０ｍ２／ｖ−８ｅｃである。この値は従来
法に比べ１桁大きくなっている。また、ＴＰＴの作動時
、停止時における電流比ｒｏｎ／Ｉ００は１×１０Ｂと
なり従来法に比べ２桁近く増加している。

次に、本発明で用いられているＰｏ１ｙ−８ｉについて
説明する。

本発明者らは、低温で結晶化の進んだ（結晶成分のａ−
８ｉに対する比率が大きい）半導体層を得るにはまず、
ある程度の微結晶成分とこれらをとり囲んだ秩序度の低
い（シリコン原子間の結合が進まないでダングリングボ
ルドの多い）ａ−Ｓｉ成分を形成し、後の熱処理で微結
晶粒を成長させることが必要であり、アモルファス成分
の秩序度が高いと、低温（６００℃以下）での熱処理で
は、アモルファス成分は結晶成分に変換できないこと、
後の結晶核成分に必要な量の微結晶とそれをとり囲む秩
序の低いａ　−Ｓ　ｉの混合物（ａ　−８ｉとこの中に
散りばめられた微結晶成分との混合物）はある低温にお
けるプラズマＣＶＤ法で実現することが可能であり、減
圧ＣＶＤ法、常圧ＣＶＤ法２分子線堆積法などによって
難しいこと、また、微結晶成分を核とした多結晶粒径の
成長はガラス基板のひずみ温度以下の熱処理で可能なこ
とを見い出した。

具体的に述べれば次のようになる。ガラス基板上に、プ
ラズマＣＶＤ法により約４００℃の温度で微結晶成分が
ａ−Ｓｉ成分中に散りばめられた混合物を堆積させる。

ここで、ラマンスペクトル法によれば、半導体膜中の結
晶成分とａ−Ｓｉ成分の体積比をそれぞれ５２５ｃｍ”
”と４８０ｃｍ−’ピークを持つスペクトルの面積比（
以後、結晶化度と呼ぶ）からもとめることが可能である
。この方法によると上記プラズマＣＶＤ膜の結晶成分は
約６０％である。次に、この膜をＮｚ中で５８０℃。

２時間の熱処理をすると、微結晶粒を核として結晶粒の
成長が起り、ａ　−Ｓ　ｉ成分が大幅に減少して、はと
んど結晶成分となる。

第２図には４００℃で堆積したプラズマＣＶＤ膜のラマ
ンスペクトル（ａ）とこの膜を５８０℃。

２時間の熱処理を行ったときのラマンスペクトル（ｂ）
を示す。熱処理前は結晶成分と共にアモルファス成分が
混じっているが、熱処理後では、アモルファス成分がほ
とんど消えて、結晶成分になっていることがわかる。コ
ンピュータシミュレーションにより結晶成分とアモルフ
ァス成分のスペクトルの面積比（結晶化度）をもとめる
と（ａ）では６０％、（ｂ）では９５％となる。以上か
ら、４００℃で堆積したプラズマＣＶＤ膜を５８０℃。

２時間の熱処理を行うと、膜中の結晶成分を大幅に増加
させることができることがわかる。

第３図には、プラズマＣＶＤ法の堆積温度を変えた場合
の熱処理前後の結晶化度を示す。熱処理温度は５８０℃
、熱処理時間は２時間である。堆積温度が３００℃の場
合、結晶成分ができにくく、結晶核が不足しているため
、ａ−８ｉは低い秩序度を持つものの、熱処理による結
晶成分の増加は起りにくい。堆積温度が約４００℃の場
合、結晶成分は約６０％となり、熱処理による結晶核の
成長が起って結晶成分が増加する。堆積温度がさらに高
くなる。たとえば６００℃では約３５％の結晶成分がで
きるが、ａ−８ｉが高い秩序度を持つため、５８０℃の
熱処理では、ａ−８ｉは結晶成分に変換できない。以上
のように、プラズマＣＶＤの堆積温度を約３７５℃から
約４７５℃即ち、４２５±５０℃にすると、核となる結
晶成分もできやすく。ａ−８ｉも低い秩序度を持つため
に、熱処理後、９０％以上の高い結晶化度を示す。

−−一〜 □第４図には、上記プラズマＣＶＤ膜を熱処理す−ると
きの熱処理温度の影響を示す。熱処理時間は２時間であ
る。この図から、熱処理温度４００℃を境にして効果が
現れることがわかる。すなわち、４００℃以下では熱処
理による結晶粒の成長は観測されないが、４００℃以上
になると徐々に熱処理効果が現れ、約５００℃で熱処理
効果は飽和して、プラズマＣＶＤ膜の結晶化度を６０％
から９５％まで増加させることができる。第５図には、
上記プラズマＣＶＤ膜を熱処理するときの熱処理時間の
影響を示す。熱処理温度は５８０℃である。

この図から、結晶化度６０％のプラズマＣＶＤ膜は熱処
理によって結晶化が急激に進み、２時間で結晶化度は９
５％になることがわかる。

以上、プラズマＣＶＤ成長と熱処理との温度の関係をま
とめると第６図のようになる。図中、斜線により、プラ
ズマＣＶＤと熱処理との組合せにより結晶化度が９０％
以上になる温度範囲を示しである。すなわち、堆積温度
は３７５℃から４７５℃、熱処理温度は５００℃から６
００℃である。

）お、ここではガラス基板を用いているため、現在入手
できるガラス基板の最高の歪温度６００℃を示し、上記
熱処理温度範囲はこれ以下としである。

次に、比較として、減圧ＣＶＤにより堆積した半導体膜
について述べる。減圧ＣＶＤ法では成長温度が６００℃
以下になると急激に結晶成分が減少する。この様子を第
７図の破線で示す。この膜を熱処理しても、図の実線か
られかるように、結晶化度が９０％を越えることはない
。膜成長後の結晶化度を、４００℃のプラズマＣＶＤに
よる場合と同じ約６０％の値とすることは可能である。

しかしながら、アモルファス成分が高い秩序度を持つた
めに５８０℃の熱処理後の結果は上記同様結晶化度が９
０％を越えることはない。Ｐｏ１ｙ−８ｉあるいはａ−
８ｉを形成する方法として、プラズマＣＶＤ法と減圧Ｃ
ＶＤ法以外に常圧ＣＶＤ法と分子線堆積（Ｍｏｌｅｃｖ
ｌ、ｅｒ　Ｂｅａｍ　Ｄｅｐｏｓｔｉｏｎ。

略してＭＢＤ）法がある。常圧ＣＶＤ法では同じ結晶化
度を得るのに減圧ＣＶＤ法以上の高い温度が必要である
。ＭＢＤ法では６００℃において結晶化度８０％のもの
が得られる。しかしながら、これらの膜はいずれも６０
０℃以下の熱処理では結晶化度９０％を越えない。

以上のように、堆積温度と熱処理温度を６００℃以下に
限定すると、９０％以上の結晶化度を得る方法は、現状
では、プラズマＣＶＤ法による低温での堆積とこれに続
く熱処理の組合せのみであることがわかる。

次に、いわゆるＰｏ１ｙ−８ｉ膜のキャリアの移動度に
ついて述べる。

第８図に、結晶成分とａ　−Ｓ　ｉ成分とが混合してい
る半導体のエネルギバンドを示す。この図はｎ型半導体
の場合を示しである。

また、横軸はｎ型半導体の横断面位置を示し、縦軸はエ
ネルギを示す。Ｅｃは伝導帯のエネルギバンド、Ｅｖは
価電子帯のエネルギバンドである。

両バンドＥｃ　、Ｅｖの凸部はａ−８ｉの部分、凹部は
Ｐｏ１ｙ−８ｉの部分に相当する。両バンドＥａ。

１↓ Ｅｖの凸部の間に水平に示された多数の横線きキャリア
のトラップ準位を示している。

キャリアは１つの結晶粒内では単結晶の場合と同様に振
舞うが、結晶粒の端（空乏層領域）ではポテンシャル障
壁を感じる。一方、ａ　−Ｓ　ｉ領域では０、キャリア
は深いエネルギ準位にトラップされ、キャリアの移動は
ポツピング機構による。結晶化度が大きくなるとキャリ
アの移動がホッピング機構主体から自由キャリア電導主
体になる。このため、結晶成分が増加するとキャリアの
移動度が大きくなる。第９図は結晶化度と実測されたキ
ャリアの電界効果移動度との関係を示す。キャリアの移
動度は、同じ結晶化度のサンプルに対して、電子と正孔
の両方の値をある範囲で示しである。

また、参考までに、単結晶のキャリアの移動度も示しで
ある。この図から、結晶化度が大きくなるとキャリアの
移動度も大きくなることが確認できる。

また、結晶化度が９０％を越えるとキャリア移動度の増
加の仕方が大きくなることがわかる。この９０％の結晶
化度というのは重要な意味を持つ。

すなわち、結晶化度の増加に伴い、キャリアの電導機構
がホッピングから自由電子伝導に移ることはすでに述べ
たが、さらに、１つの結晶粒内のポテンシャル障壁の高
さに着目すると次のようになる。すなわち、結晶化度の
増加に伴い、平均結晶粒径は増加していく。アモルファ
ス成分が多いとき、結晶粒内の自由キャリアがすべて回
りのアモルファス成分に流れこんでも、なお、空のトラ
ップレベルがある。したがって、結晶粒径の増加に伴い
、空のトラップレベルは減少し、電界強度が増加し、ポ
テンシャル障壁も増加する。結晶粒径がさらに増加する
と、結晶粒内の自由キャリアの量と、回りのトラップレ
ベルの量が等しくなる点がある。このとき、ポテンシャ
ル障壁は最大となる。結晶粒径がさらに増加すると、結
晶粒内一杯に広がっていた空乏層幅が減少し始める。す
なわち、アモルファス成分の減少に伴う電界強度の減少
と同時に、空乏層幅の減少が起こるため、ポテンシャル
障壁は急激に減少し始める。このことから９０％の結晶
化度というのは、空乏層が１つの結晶粒径の半径より小
さくなり始める点であるとかわかる。

以上から、プラズマＣＶＤ法とその後の熱処理により、
６００℃以下という低い歪温度しか持たないガラス基板
上に、ラマンスペクトルでａ察するとその結晶化度が９
０％以上でそのキャリアの移動度が大である半導体薄膜
を得ることができる。

なお、ここで述べた熱処理法とこれまで一般に行なわれ
ているプラズマ水素処理との違いについて記す６プラズ
マ水素化処理は半導体層の成長後。

これを約３００℃のプラズマ水素中に保つことにより、
ａ−８ｉのダングリングボンドを水素原子で終結させる
ものである。これにより局在準位（深いエネルギ準位）
密度を減らすことを目的としている。プラズマ水素処理
の効果は３００℃以下で顕著であり、この温度以上では
、逆に、半導体層から水素原子が逃げてしまい効果がな
くなる。

すでに述べたように、４００℃以下の温度では膜中に存
在している結晶粒（微結晶）の粒径の増加は起こらない
。したがって、プラズマ水素処理によっては結晶含有率
の変化は起こらない。ゆえに、従来行なわれているプラ
ズマ成長とその後のプラズマ水素化処理と本方法の熱処
理とは全く異なった方法であることがわかる。また、本
方法による半導体装置の結晶化度は９０％以上なのでプ
ラズマ水素処理の必要はない。

以上説明したように、本発明においては、キャリアの移
動度が単結晶のそれにかなり近付いており、応答性が大
幅に改善され、鮮明な表示を行うためのアクティブマト
リクス用ＴＰＴとして有効であることが分る。

次に、第１０図（ａ）の逆スタガ構造のＴＦＴを製作し
た例について説明する。ガラス基板上にゲート電極用ク
ロム（Ｃｒ）を堆積した後、プラズマＣＶＤ法により４
００℃で、ゲート絶縁膜用５ｉＯｚチヤネル領域用、真
性半導体層、ソース。

ドレイン領域用ｎ十層を連続して堆積させる。この後、
窒素中、５８０℃で２時間熱処理する。このとき、真性
半導体層の結晶化度は９５％となる。

以後のプロセスは前記と同様である。本実施例によれば
、キャリアの電界効果系動度６０　ａｍ”／　Ｖ・ｓｅ
ｅが得られる。゛ 以上の実施例では、Ｐｏ１ｙ−８ｉの各領域についてソ
ース、ドレインをｎ＋チャネルを真性半導体とした例に
ついて説明したが、ソース、ドレインをＰ型（またはｎ
型）、チャネルをｎ型（またはｐ型）としたｐチャネル
ＭＯ３ＦＥＴあるいはｎチャネルＭＯ３ＦＥＴを構成さ
せても良い。

〔発明の効果〕

本発明によれば、低い歪温度のガラス基板を用いて、低
温で半導体層を形成して大きなキャリアの移動度を実現
し応答性の良い薄膜半導体装置を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は本発明に
より得られる薄膜半導体のラマンスペクトルを示す図、
第３図〜第５図はそれぞれ薄膜半導体の堆積温度、熱処
理温度、熱処理時間と結晶化度の関係を示す図、第６図
は本発明製造方法において９０％以上の結晶化度を得る
ために必要なプラズマＣＶＤ成長の堆積温度とその熱処
理温度の関係を示す図、第７図は減圧ＣＶＤによって得
た薄膜半導体の堆積温度と結晶化度の関係を示す図、第
８図はＰｏ１ｙ−８ｊのエネルギーバンドを示す図、第
９図は薄膜半導体の結晶化度とキャリアの電界効果移動
度の関係を示す図、第１０図は従来のＴＰＴを示す図で
ある。 １・・・ガラス基板、２・・・ソース領域、３・・・チ
ャネル領域、４・・・ドレイン領域、５・・・グー１−
絶縁膜、６・・・ゲート電極。

Claims (1)

1. 【特許請求の範囲】 １、絶縁性基板上に半導体薄膜を設け、該薄膜上に絶縁
   膜を介してゲート電極を設け、上記薄膜のゲート電極下
   の部分をチャンネル領域、その余の部分をチャンネル領
   域により区分されたソース，ドレイン領域とした薄膜半
   導体装置において、絶縁性基板は歪温度が６００℃以下
   のガラス基板、上記薄膜は結晶化度が９０％以上の多結
   晶シリコンからなることを特徴とする薄膜半導体装置。 ２、歪温度６００℃以下のガラス基板上にプラズマＣＶ
   Ｄ法を用いて４２５±５０℃の温度で、アモルファス成
   分とその中に散りばめられた微結晶成分との混合物を堆
   積させ、次に、この膜を５００〜６００℃の温度で２時
   間以上熱処理することによつて、アモルファス成分中の
   微結晶成分を核として結晶核成長を行なわせ、アモルフ
   ァス成分を多結晶成分に変換させることを特徴とする薄
   膜半導体装置の製造方法。