JPS63307776A - 薄膜半導体装置とその製造方法 - Google Patents
薄膜半導体装置とその製造方法Info
- Publication number
- JPS63307776A JPS63307776A JP62143131A JP14313187A JPS63307776A JP S63307776 A JPS63307776 A JP S63307776A JP 62143131 A JP62143131 A JP 62143131A JP 14313187 A JP14313187 A JP 14313187A JP S63307776 A JPS63307776 A JP S63307776A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- insulating substrate
- thin film
- orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜半導体装置とその製造方法に係り、特にア
クティブマトリクス方式のディスプレイに好適な薄膜半
導体装置とその製造方法に関する。
クティブマトリクス方式のディスプレイに好適な薄膜半
導体装置とその製造方法に関する。
〔従来の技術〕゛
近年、アクティブマトリクス用の薄膜半導体装置である
薄膜トランジスタ(Thin FilmTransis
tor、略してTPT)材料としては、高画質化の点で
すぐれている多結晶シリコンが用いられている。従来、
この多結晶シリコン (Polycrystalline 5ilicon略
してPo1y −S i )は減圧CVD (略してL
PGVD)法により作成されている絶縁基板としては石
英ガラス又は通常ガラス板を用いる。通常のガラス板を
用いる際には最高プロセス温度か約64.0℃という大
きな制約がある。このような低温プロセスで結晶性のよ
いPo1y −S i膜を得るために種々の方法が試み
られている。たとえば、第一には、可能な最高プロセス
温度に近い温度(630℃)まで堆積温度を上げ、堆積
圧力を0 、3 TorrとしてLPGVD膜の堆積速
度を減らし、堆積膜の結晶性(単位体積中に含まれる結
晶成分の総体積)を上げるものである(Japan D
isplay″86 Tech、 Digest 3.
5参照)。第二にはLP)CVD膜を600℃で堆積さ
せ、続く約600℃の熱処理で結晶性を向上させる(日
本学術振興会第147委貝会第7回研究資料(60,3
,19)p24参照)。第三にはLPGVD膜を610
℃で堆積させ、イオン打込みにより膜をアモルファス化
し、続く600℃の熱処理で結晶性を向上させる(第3
3回応物学会予稿集(1986年春”)p544参照)
などがある。その結果、これらのPo1y −S i
lfaは(110)配向を持った膜となる。これらはい
ずれも結晶性向上にある程度効果はあるが、TPTを作
成したときのキャリア移動度は、まだ十分ではない。
薄膜トランジスタ(Thin FilmTransis
tor、略してTPT)材料としては、高画質化の点で
すぐれている多結晶シリコンが用いられている。従来、
この多結晶シリコン (Polycrystalline 5ilicon略
してPo1y −S i )は減圧CVD (略してL
PGVD)法により作成されている絶縁基板としては石
英ガラス又は通常ガラス板を用いる。通常のガラス板を
用いる際には最高プロセス温度か約64.0℃という大
きな制約がある。このような低温プロセスで結晶性のよ
いPo1y −S i膜を得るために種々の方法が試み
られている。たとえば、第一には、可能な最高プロセス
温度に近い温度(630℃)まで堆積温度を上げ、堆積
圧力を0 、3 TorrとしてLPGVD膜の堆積速
度を減らし、堆積膜の結晶性(単位体積中に含まれる結
晶成分の総体積)を上げるものである(Japan D
isplay″86 Tech、 Digest 3.
5参照)。第二にはLP)CVD膜を600℃で堆積さ
せ、続く約600℃の熱処理で結晶性を向上させる(日
本学術振興会第147委貝会第7回研究資料(60,3
,19)p24参照)。第三にはLPGVD膜を610
℃で堆積させ、イオン打込みにより膜をアモルファス化
し、続く600℃の熱処理で結晶性を向上させる(第3
3回応物学会予稿集(1986年春”)p544参照)
などがある。その結果、これらのPo1y −S i
lfaは(110)配向を持った膜となる。これらはい
ずれも結晶性向上にある程度効果はあるが、TPTを作
成したときのキャリア移動度は、まだ十分ではない。
本発明の目的は、薄膜半導体装置の特性を向上させるた
めの薄膜半導体装置の構造、とりわけ、TPTの能動層
に使用されるPo1y −S i膜の配向性に関する構
造を提供することである。さらに、本発明の他の目的は
、約640℃以下のプロセス温度で上記薄膜を形成する
ことができる薄膜半導体装置の製造方法を提供すること
にある。
めの薄膜半導体装置の構造、とりわけ、TPTの能動層
に使用されるPo1y −S i膜の配向性に関する構
造を提供することである。さらに、本発明の他の目的は
、約640℃以下のプロセス温度で上記薄膜を形成する
ことができる薄膜半導体装置の製造方法を提供すること
にある。
上記目的は、ガラス基板等の絶縁性基板上に形成された
半導体装置であるTPTを構成するPo1y−3iiの
主配向を(111)配向とすることにより達成される。
半導体装置であるTPTを構成するPo1y−3iiの
主配向を(111)配向とすることにより達成される。
このPo1y −S i層は減圧CVD法により570
’C以下の温度で堆積させ、続いて640℃以下の熱処
理を行うことによって得られる。
’C以下の温度で堆積させ、続いて640℃以下の熱処
理を行うことによって得られる。
第1図は絶縁基板1上に形成したPo1y −S i層
を模式的にあられしたものである。第1図(a)は(1
11)配向のPo1y−8iを表わし、第1図(b)は
(110)あるいは(100)配向のPo1y −S
iを表わす、シリコン単結晶の各結晶面とS i Oz
との界面電荷密度は<100>。
を模式的にあられしたものである。第1図(a)は(1
11)配向のPo1y−8iを表わし、第1図(b)は
(110)あるいは(100)配向のPo1y −S
iを表わす、シリコン単結晶の各結晶面とS i Oz
との界面電荷密度は<100>。
<110>、 <111>の順で増加することが知られ
ている。Po1y −S iの結晶粒界の界面にも同様
の関係が成立し、(111)配向のPo1y −S i
膜(第1図(a))では(100)あるいは(100)
配向のPo1y−S i 1II(第1図(b))に比
べ、膜と垂直方向のトラップ密度が大となる。
ている。Po1y −S iの結晶粒界の界面にも同様
の関係が成立し、(111)配向のPo1y −S i
膜(第1図(a))では(100)あるいは(100)
配向のPo1y−S i 1II(第1図(b))に比
べ、膜と垂直方向のトラップ密度が大となる。
反対に膜と平行方向では、第1図(a)に示す(111
)配向のPo1y −S i膜(a)が(110)ある
いは(100)配向のPo1y −S i膜(b)に比
べ相対的に低いトラップ密度を示すことになる。
)配向のPo1y −S i膜(a)が(110)ある
いは(100)配向のPo1y −S i膜(b)に比
べ相対的に低いトラップ密度を示すことになる。
トラップ密度が低いと粒界に生じる空乏層幅はせまくな
り、ここでのポテンシャル障壁は低くなる。
り、ここでのポテンシャル障壁は低くなる。
Po1y −S iのキャリアの移動度は主として粒界
におけるポテンシャル障害の高さで決る。TPTのキャ
リアはPo1y −S i膜と平行方向に流れるため、
(111)配向のPo1y −S iでは(110)や
(100)配向のPo1y −S iに比べ相対的にキ
ャリアの移動度が大きくなる。
におけるポテンシャル障害の高さで決る。TPTのキャ
リアはPo1y −S i膜と平行方向に流れるため、
(111)配向のPo1y −S iでは(110)や
(100)配向のPo1y −S iに比べ相対的にキ
ャリアの移動度が大きくなる。
以下、本発明の一実施例を説明する。
第3図は本発明を用いたTPT全体の断面構造を示す。
基板1は歪温度約640℃のガラス板である。基板1を
550℃に保ち、ヘリウムで20%に希釈したモノシラ
ンガスを原料として、圧力I Torrの条件でLPG
VD膜2を堆積させる。堆積時間は85分間で1500
人の膜を堆積させる。
550℃に保ち、ヘリウムで20%に希釈したモノシラ
ンガスを原料として、圧力I Torrの条件でLPG
VD膜2を堆積させる。堆積時間は85分間で1500
人の膜を堆積させる。
次にNz中、600℃の条件で24時間の熱処理を行う
。こうして得られたPo1y −S i膜の主たる配向
は(111)配向であり、平均粒径は約200人である
。この膜をアイランドホト、エツチングの工程を通した
後、常圧CVD法によりゲート絶縁膜用の5iOz膜を
1000人堆積させる。次にゲート電極用のPo1y
−S i膜9を550℃、ITorrの条件で3500
人堆積させる。ゲート膜9をホト、エッチした後、ソー
ス、ドレイン領域6゜7のインプラを行う。条件はリン
(P)を用い、5 X 10 ”am−2のドース量、
30KeVの電圧である。リンガラス(Phospho
5ilicate giass、略してPSG)から
なるパシベーション膜11を480℃で5000人堆積
させる。さらに、Nz中、600℃の条件で20時間熱
処理を行い、インプラ領域を活性化させる。コンタクト
用のホト。
。こうして得られたPo1y −S i膜の主たる配向
は(111)配向であり、平均粒径は約200人である
。この膜をアイランドホト、エツチングの工程を通した
後、常圧CVD法によりゲート絶縁膜用の5iOz膜を
1000人堆積させる。次にゲート電極用のPo1y
−S i膜9を550℃、ITorrの条件で3500
人堆積させる。ゲート膜9をホト、エッチした後、ソー
ス、ドレイン領域6゜7のインプラを行う。条件はリン
(P)を用い、5 X 10 ”am−2のドース量、
30KeVの電圧である。リンガラス(Phospho
5ilicate giass、略してPSG)から
なるパシベーション膜11を480℃で5000人堆積
させる。さらに、Nz中、600℃の条件で20時間熱
処理を行い、インプラ領域を活性化させる。コンタクト
用のホト。
エッチ行程の後、AQ電極10を6000人スパッタす
る。本実施例のTPTのチャネル幅、チャネル長はそれ
ぞれ30μm、10μmである。
る。本実施例のTPTのチャネル幅、チャネル長はそれ
ぞれ30μm、10μmである。
第2図はPo1y −S iを減圧CVD (LPCV
D)法で堆積する際の堆積温度と、堆積した膜を600
℃で熱処理した後の(111)面からのX線回折強度I
111を示す。Po1y −S i膜を570℃以下
の温度で堆積すれば、熱処理後には主配向が(111)
配向となり結晶性もよくなることがわかる。これは57
0℃以下で堆積したPo1y −S i膜中にはわずか
に(111)面の結晶成分が含まれているのみで、大部
分はアモルファス成分である。続く熱処理中に、(11
1)方位の結晶成分を核として固相成長が起り、アモル
ファス成分は(111)面の結晶成分に変換する。また
、570℃以下で堆積し、その後600℃で熱処理した
場合、配向成分としては、(110)および(311)
より(111)が優勢となり、すなわち主たる配向(主
配向)となる。
D)法で堆積する際の堆積温度と、堆積した膜を600
℃で熱処理した後の(111)面からのX線回折強度I
111を示す。Po1y −S i膜を570℃以下
の温度で堆積すれば、熱処理後には主配向が(111)
配向となり結晶性もよくなることがわかる。これは57
0℃以下で堆積したPo1y −S i膜中にはわずか
に(111)面の結晶成分が含まれているのみで、大部
分はアモルファス成分である。続く熱処理中に、(11
1)方位の結晶成分を核として固相成長が起り、アモル
ファス成分は(111)面の結晶成分に変換する。また
、570℃以下で堆積し、その後600℃で熱処理した
場合、配向成分としては、(110)および(311)
より(111)が優勢となり、すなわち主たる配向(主
配向)となる。
第2図かられかるように、電界効果移動度は、(111
)が主配向となる堆積温度550℃では、はぼ30aJ
/VSであり、従来の(110)が主配向となる堆積温
度600℃の場合に比して著しく大である。
)が主配向となる堆積温度550℃では、はぼ30aJ
/VSであり、従来の(110)が主配向となる堆積温
度600℃の場合に比して著しく大である。
(111)配向面、(11]配向面、(311)配向面
の示すX線′回折強度の割合は、LPGVDによる堆積
温度がほぼ570℃で約4.5対4.5対1であり、こ
れより堆積温度が低下するにつれて、(111)配向面
の示すX線回折強度が増加し、堆積温度がほぼ540℃
では、約7対2対1となり、(111)配向面が主たる
配向となる。
の示すX線′回折強度の割合は、LPGVDによる堆積
温度がほぼ570℃で約4.5対4.5対1であり、こ
れより堆積温度が低下するにつれて、(111)配向面
の示すX線回折強度が増加し、堆積温度がほぼ540℃
では、約7対2対1となり、(111)配向面が主たる
配向となる。
本実施例で述べた(IIL>を主配向とするPo1y
−S i膜は、移動度が大きく、これをTPTの能動領
域に用いることですぐれた電気特性を得ることができる
。
−S i膜は、移動度が大きく、これをTPTの能動領
域に用いることですぐれた電気特性を得ることができる
。
〔発明の効果〕
本発明によれば、比較的低いプロセス温度で、キャリア
の移動度が大きい薄膜半導体装置を得ることができる。
の移動度が大きい薄膜半導体装置を得ることができる。
第1図(a)、(b)は絶縁基板上の多結晶シリコンの
模式図、第2図は熱処理後の多結晶シリコン膜、結晶性
の堆積温度依存性を示す図、第3図は本発明のTPTの
断面構造の模式図を示す。
模式図、第2図は熱処理後の多結晶シリコン膜、結晶性
の堆積温度依存性を示す図、第3図は本発明のTPTの
断面構造の模式図を示す。
Claims (1)
- 【特許請求の範囲】 1、少なくとも絶縁性基板と、該基板上に形成された半
導体層とを有する薄膜半導体装置において、前記半導体
層は、{111}面を主体とした配向を持つ多結晶シリ
コン膜であることを特徴とする薄膜半導体装置。 2、特許請求の範囲第1項記載の薄膜半導体装置におい
て、前記半導体層はトランジスタの能動層であることを
特徴とする薄膜半導体装置。 3、特許請求の範囲第1項乃至第2項記載の薄膜半導体
装置において、前記半導体層は、トランジスタのドレイ
ンおよびソース領域であることを特徴とする薄膜半導体
装置。 4、下記工程を含むことを特徴とする薄膜半導体装置の
製造方法。 (1)絶縁性基板上に、570℃以下の温度で、減圧C
VD法により多結晶シリコン膜を形成する工程。 (2)上記多結晶シリコン膜が形成された絶縁性基板を
640℃以下の温度でアニールする工程。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62143131A JPS63307776A (ja) | 1987-06-10 | 1987-06-10 | 薄膜半導体装置とその製造方法 |
| US07/203,935 US5153702A (en) | 1987-06-10 | 1988-06-08 | Thin film semiconductor device and method for fabricating the same |
| KR1019880006942A KR970004836B1 (ko) | 1987-06-10 | 1988-06-10 | 박막반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62143131A JPS63307776A (ja) | 1987-06-10 | 1987-06-10 | 薄膜半導体装置とその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30051994A Division JP2791286B2 (ja) | 1994-12-05 | 1994-12-05 | 半導体装置 |
| JP27582396A Division JP2716036B2 (ja) | 1996-10-18 | 1996-10-18 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63307776A true JPS63307776A (ja) | 1988-12-15 |
| JPH0571193B2 JPH0571193B2 (ja) | 1993-10-06 |
Family
ID=15331635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62143131A Granted JPS63307776A (ja) | 1987-06-10 | 1987-06-10 | 薄膜半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63307776A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0320084A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 薄膜トランジスタの製造方法 |
| EP0631325A3 (en) * | 1993-06-25 | 1996-12-18 | Semiconductor Energy Lab | Semiconductor device with a directional non-monocrystalline silicon thin film and method for its production. |
| US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| US7329906B2 (en) | 1992-08-27 | 2008-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132191A (en) * | 1981-02-10 | 1982-08-16 | Suwa Seikosha Kk | Active matrix substrate |
| JPS5884464A (ja) * | 1981-11-13 | 1983-05-20 | Canon Inc | 半導体素子 |
| JPS58123771A (ja) * | 1982-01-19 | 1983-07-23 | Canon Inc | 半導体素子 |
| JPS59215720A (ja) * | 1983-05-24 | 1984-12-05 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPS61160925A (ja) * | 1985-01-09 | 1986-07-21 | Nec Corp | Soi結晶成長方法 |
| JPS6239070A (ja) * | 1985-08-09 | 1987-02-20 | ゼネラル エレクトリツク カンパニイ | トランジスタの製造法 |
| JPH0538462A (ja) * | 1991-08-02 | 1993-02-19 | Ube Ind Ltd | 竪型粉砕機 |
-
1987
- 1987-06-10 JP JP62143131A patent/JPS63307776A/ja active Granted
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132191A (en) * | 1981-02-10 | 1982-08-16 | Suwa Seikosha Kk | Active matrix substrate |
| JPS5884464A (ja) * | 1981-11-13 | 1983-05-20 | Canon Inc | 半導体素子 |
| JPS58123771A (ja) * | 1982-01-19 | 1983-07-23 | Canon Inc | 半導体素子 |
| JPS59215720A (ja) * | 1983-05-24 | 1984-12-05 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPS61160925A (ja) * | 1985-01-09 | 1986-07-21 | Nec Corp | Soi結晶成長方法 |
| JPS6239070A (ja) * | 1985-08-09 | 1987-02-20 | ゼネラル エレクトリツク カンパニイ | トランジスタの製造法 |
| JPH0538462A (ja) * | 1991-08-02 | 1993-02-19 | Ube Ind Ltd | 竪型粉砕機 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0320084A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 薄膜トランジスタの製造方法 |
| US7329906B2 (en) | 1992-08-27 | 2008-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7416907B2 (en) | 1992-08-27 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| EP0631325A3 (en) * | 1993-06-25 | 1996-12-18 | Semiconductor Energy Lab | Semiconductor device with a directional non-monocrystalline silicon thin film and method for its production. |
| EP1026752A3 (en) * | 1993-06-25 | 2002-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| EP1026751A3 (en) * | 1993-06-25 | 2002-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| US6756657B1 (en) | 1993-06-25 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of preparing a semiconductor having controlled crystal orientation |
| US7148094B2 (en) | 1993-06-25 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0571193B2 (ja) | 1993-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
| JP3137797B2 (ja) | 薄膜トランジスタおよびその作製方法 | |
| US5627086A (en) | Method of forming thin-film single crystal for semiconductor | |
| JP3103385B2 (ja) | ポリシリコン薄膜半導体装置 | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPS63307776A (ja) | 薄膜半導体装置とその製造方法 | |
| JPH0491425A (ja) | 半導体装置の製造方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP2716036B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
| JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
| JPH05121440A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPS61127117A (ja) | 多結晶半導体薄膜の形成方法 | |
| JPS62287615A (ja) | 多結晶シリコン膜の形成方法 | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH0478172A (ja) | 薄膜半導体装置の製造方法 | |
| JPS62283664A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04321219A (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
| JPH01222432A (ja) | 半導体装置の製造方法 | |
| JP2791286B2 (ja) | 半導体装置 | |
| JPH0496219A (ja) | 多結晶シリコン半導体膜の形成方法 | |
| JPH01169962A (ja) | 半導体装置 | |
| JPH03218073A (ja) | 薄膜半導体装置及びその製造方法 |