JPS62145934A - 誤り訂正処理装置 - Google Patents
誤り訂正処理装置Info
- Publication number
- JPS62145934A JPS62145934A JP28727485A JP28727485A JPS62145934A JP S62145934 A JPS62145934 A JP S62145934A JP 28727485 A JP28727485 A JP 28727485A JP 28727485 A JP28727485 A JP 28727485A JP S62145934 A JPS62145934 A JP S62145934A
- Authority
- JP
- Japan
- Prior art keywords
- correction processing
- error
- error correction
- processing
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デジタルオーディオディスク装置（所謂ＣＤ
プレーヤ）やデジタルビデオテープレコーダ等のデジタ
ル信号を取り扱う伝送系に適用される誤り訂正処理装置
に関し、特に、所謂８ミリビデオテープレコーダにおけ
るオーディオ信号のＰＣＭ記録再生系のようにクロスイ
ンターリーブの手法を利用した誤り訂正処理装置に関す
る。
プレーヤ）やデジタルビデオテープレコーダ等のデジタ
ル信号を取り扱う伝送系に適用される誤り訂正処理装置
に関し、特に、所謂８ミリビデオテープレコーダにおけ
るオーディオ信号のＰＣＭ記録再生系のようにクロスイ
ンターリーブの手法を利用した誤り訂正処理装置に関す
る。
本発明は、８ミリビデオテープレコーダにおけるオーデ
ィオ信号のＰＣＭ記録再生系のようにクロスインターリ
ーブの手法により２系列の誤り訂正処理を交互に所定回
繰り返し行う誤り訂正処理装置において、エラーフラッ
グのチェックにより誤り訂正処理の完了を検知して誤り
訂正処理を１冬了させるようにしたことにより、不要な
誤り訂正処理動作を行わないようにして、電力消費を少
なくするようにしたものである。
ィオ信号のＰＣＭ記録再生系のようにクロスインターリ
ーブの手法により２系列の誤り訂正処理を交互に所定回
繰り返し行う誤り訂正処理装置において、エラーフラッ
グのチェックにより誤り訂正処理の完了を検知して誤り
訂正処理を１冬了させるようにしたことにより、不要な
誤り訂正処理動作を行わないようにして、電力消費を少
なくするようにしたものである。
一般に、デジタルオーディオディスク装置（所謂ＣＤプ
レーヤ）やデジタルビデオテープレコーダ等のデジタル
信号を取り汲う伝送系では、誤り訂正符号による誤り訂
正処理が行われており、例えば特開昭５８−−１９８９
３５号公報に示されているように、データの並び替え（
インク−リーブ）の前後の異なるブロックから生成され
る誤り訂正符号（Ｑパリティ、Ｐパリティ）を情報ワー
ドに付加しておき、Ｑパリティ列とＰパリティ列による
２系統の誤り訂正処理を行うようにしたり・ロスインタ
ーリーブの手法が従来より採用されている。
レーヤ）やデジタルビデオテープレコーダ等のデジタル
信号を取り汲う伝送系では、誤り訂正符号による誤り訂
正処理が行われており、例えば特開昭５８−−１９８９
３５号公報に示されているように、データの並び替え（
インク−リーブ）の前後の異なるブロックから生成され
る誤り訂正符号（Ｑパリティ、Ｐパリティ）を情報ワー
ドに付加しておき、Ｑパリティ列とＰパリティ列による
２系統の誤り訂正処理を行うようにしたり・ロスインタ
ーリーブの手法が従来より採用されている。
上記クロスインターリーブの手法を採用した誤り訂正処
理装置では、Ｑパリティ列の誤り訂正処理とＰパリティ
列の誤り訂正処理を操り返し行うことにより、極めて高
い訂正能力を得ることができ、従来誤りの有無に関わら
ず上記訂正処理を所定回数（５回程度）繰り返し行うよ
うにしていた。
理装置では、Ｑパリティ列の誤り訂正処理とＰパリティ
列の誤り訂正処理を操り返し行うことにより、極めて高
い訂正能力を得ることができ、従来誤りの有無に関わら
ず上記訂正処理を所定回数（５回程度）繰り返し行うよ
うにしていた。
また、上記誤り訂正処理装置は、多数のＣ−ＭＯＳ−Ｉ
ＣやスタティックＲＡＭにて構成されていた。上記従来
の誤り訂正処理装置を構成しているＣ−ＭＯＳ・ＩＣや
スタティックＲＡＭは動作周波数（動作回数）が高い程
、消費電力も大きくなることが知られている。
ＣやスタティックＲＡＭにて構成されていた。上記従来
の誤り訂正処理装置を構成しているＣ−ＭＯＳ・ＩＣや
スタティックＲＡＭは動作周波数（動作回数）が高い程
、消費電力も大きくなることが知られている。
ところで、通常のエラーレートのデジタルオーディオ信
号に対しては１回または２回程度の誤り訂正処理により
必要な訂正処理を完了する場合が多く、上述のように誤
りの有無に関わらず誤り訂正処理を所定回数だけ必ず繰
り返し行う従来の誤り訂正処理装置では、不要な訂正処
理動作を行うことによる無駄な電力消費が大きくなって
いしまうという問題点がある。
号に対しては１回または２回程度の誤り訂正処理により
必要な訂正処理を完了する場合が多く、上述のように誤
りの有無に関わらず誤り訂正処理を所定回数だけ必ず繰
り返し行う従来の誤り訂正処理装置では、不要な訂正処
理動作を行うことによる無駄な電力消費が大きくなって
いしまうという問題点がある。
特に、所謂８ミリビデオテープレコーダや可搬型ＣＤプ
レーヤ等のバッテリ駆動される装置では、消費電力化を
図る上で上述の誤り訂正処理装置の消費電力が問題とな
っている。
レーヤ等のバッテリ駆動される装置では、消費電力化を
図る上で上述の誤り訂正処理装置の消費電力が問題とな
っている。
そこで、本発明は、上述の如き問題点に鑑み、不要な訂
正処理動作を行うことによる無駄な電力消費を防止する
ようにした新規な構成の誤り訂正装置を提供するもので
ある。
正処理動作を行うことによる無駄な電力消費を防止する
ようにした新規な構成の誤り訂正装置を提供するもので
ある。
本発明に係る誤り訂正処理装置は、上述の問題点を解決
するために、クロスインターリーブの手法により２系列
の誤り訂正処理を交互に所定回繰り返し行う誤り訂正処
理装置において、処理データのエラーフラッグをチェッ
クする手段と、上記処理データのエラーが零の場合に誤
り訂正処理を終了させる手段とを備え、エラーフラッグ
のチェックにより誤り訂正処理の完了を検知して誤り訂
正処理を終了させるようにしたことを特徴としている。
するために、クロスインターリーブの手法により２系列
の誤り訂正処理を交互に所定回繰り返し行う誤り訂正処
理装置において、処理データのエラーフラッグをチェッ
クする手段と、上記処理データのエラーが零の場合に誤
り訂正処理を終了させる手段とを備え、エラーフラッグ
のチェックにより誤り訂正処理の完了を検知して誤り訂
正処理を終了させるようにしたことを特徴としている。
本発明に係る誤り訂正処理装置では、処理データのエラ
ーフラッグをチェックして、エラーが零の場合に誤り訂
正処理を終了する。
ーフラッグをチェックして、エラーが零の場合に誤り訂
正処理を終了する。
以下、本発明に係る誤り訂正処理装置の一実施例につい
て、図面に従い詳細に説明する。
て、図面に従い詳細に説明する。
第１図のブロック図に示す実施例は本発明を８ミリビデ
オテープレコーダのデジタルオーディオ信号記録再生系
に適用したものである。
オテープレコーダのデジタルオーディオ信号記録再生系
に適用したものである。
この実施例において、入力オーディオ信号は、信号入力
端子ｌからノイズリダクション（Ｎ Ｒ）回路２を介し
てＡ／Ｄ変換回路３に供給され、上記Ａ／Ｄ変換回路３
により例えばＮＴＳＣ方式の水平同期周波数ｆｈの２倍
のサンプリング周波数２ｆｈでサンプリングしてデジタ
ル化され１ワード１０ビツトのデジタルオーディオ信号
に変換される。このデジタルオーディオ信号は、次段の
ビット変換回路４を介してｌワード１０ビツトから１ワ
ード８ビツトに変換してインターリーブ処理回路５に供
給される。上記インターリーブ処理回路５は、１フイ一
ルド分１０５０ワードのデジタルオーディオ信号（Ｌｏ
、Ｒ，、Ｌｌ 、Ｒ，、Ｌ２、Ｒ２・・・Ｌ５□Ｚ＋Ｒ
５Ｚ□、Ｌｓ□３．Ｒ５□３）の先頭に６ワードのコン
トロールデータ（ＩＤ＋、ＩＤｚ ・・・ＩＤ６）を
付加した１０５６ワ−ドのデータを１フレームとして、
ＲＡ Ｍ ６のアドレス制御により縦８ワード横１３２
ブロツクの第２図に示すようなマトリクス構成のデータ
列に並び替えるインターリーブ処理を行うとともに、上
記マトリクス構成の各行のオーディオデータ系列をＷ。
端子ｌからノイズリダクション（Ｎ Ｒ）回路２を介し
てＡ／Ｄ変換回路３に供給され、上記Ａ／Ｄ変換回路３
により例えばＮＴＳＣ方式の水平同期周波数ｆｈの２倍
のサンプリング周波数２ｆｈでサンプリングしてデジタ
ル化され１ワード１０ビツトのデジタルオーディオ信号
に変換される。このデジタルオーディオ信号は、次段の
ビット変換回路４を介してｌワード１０ビツトから１ワ
ード８ビツトに変換してインターリーブ処理回路５に供
給される。上記インターリーブ処理回路５は、１フイ一
ルド分１０５０ワードのデジタルオーディオ信号（Ｌｏ
、Ｒ，、Ｌｌ 、Ｒ，、Ｌ２、Ｒ２・・・Ｌ５□Ｚ＋Ｒ
５Ｚ□、Ｌｓ□３．Ｒ５□３）の先頭に６ワードのコン
トロールデータ（ＩＤ＋、ＩＤｚ ・・・ＩＤ６）を
付加した１０５６ワ−ドのデータを１フレームとして、
ＲＡ Ｍ ６のアドレス制御により縦８ワード横１３２
ブロツクの第２図に示すようなマトリクス構成のデータ
列に並び替えるインターリーブ処理を行うとともに、上
記マトリクス構成の各行のオーディオデータ系列をＷ。
、Ｗ＋ 、Ｗｚ ・・・Ｗ、、Ｗ、として、第３図に
・印にて示すように１４ブロツクまたは１５ブロツクず
つの横方向の距離を隔てた各データ系列に属する８ワー
ドから第１のパリティ系列Ｐを生成するとともに、上記
第３図に○印にて示すように上記オーディオデータ系列
をＷ、、Ｗ。
・印にて示すように１４ブロツクまたは１５ブロツクず
つの横方向の距離を隔てた各データ系列に属する８ワー
ドから第１のパリティ系列Ｐを生成するとともに、上記
第３図に○印にて示すように上記オーディオデータ系列
をＷ、、Ｗ。
、Ｗ２ ・・・Ｗ６．Ｗ、と第１のパリティ系列Ｐとの
計９個の系列から、１２ブロツクずつ隔てて取り出した
９ワードから第２のパリティ系列Ｑを生成する。
計９個の系列から、１２ブロツクずつ隔てて取り出した
９ワードから第２のパリティ系列Ｑを生成する。
そして、上記インターリーブ処理回路５にてインターリ
ーブ処理の施されたデータは、次段のＣＲＣエンコード
処理回路７にてＣＲＣコードを付加してからシリアルデ
ータに変換されて、ＦＭ変調回路８から切り換えスイッ
チ９を介して回転磁気ヘッド１０に供給されて磁気テー
プ１１ムこ記録される。
ーブ処理の施されたデータは、次段のＣＲＣエンコード
処理回路７にてＣＲＣコードを付加してからシリアルデ
ータに変換されて、ＦＭ変調回路８から切り換えスイッ
チ９を介して回転磁気ヘッド１０に供給されて磁気テー
プ１１ムこ記録される。
上述の如き記録系により磁気テープ１１に記１．ゑされ
たデジタルオーディオ信号を再生する再生系は、回転磁
気ヘッド１０にて得られる再生出力信号が切り換えスイ
ッチ９を介して供給されるＦ Ｍ復調回路１２を備えて
いる。このＦＭ復調回路Ｉ２による復調出力として得ら
れるシリアルデータは、ＣＲＣデコード処理回路１３に
供給される。
たデジタルオーディオ信号を再生する再生系は、回転磁
気ヘッド１０にて得られる再生出力信号が切り換えスイ
ッチ９を介して供給されるＦ Ｍ復調回路１２を備えて
いる。このＦＭ復調回路Ｉ２による復調出力として得ら
れるシリアルデータは、ＣＲＣデコード処理回路１３に
供給される。
上記ＣＲＣデコード処理回路１３は、上記シリアルデー
タについて、ＣＲＣコードをデコードして再生データの
誤りワードを示すエラーフラッグを立ててからパラレル
データに変換する。この上記ＣＲＣデコード処理回路１
３から出力されるパラレルデータは、ディインターリー
ブ処理回路１４に供給され、ＲＡＭ６に書き込まれる。
タについて、ＣＲＣコードをデコードして再生データの
誤りワードを示すエラーフラッグを立ててからパラレル
データに変換する。この上記ＣＲＣデコード処理回路１
３から出力されるパラレルデータは、ディインターリー
ブ処理回路１４に供給され、ＲＡＭ６に書き込まれる。
上記ディインターリーブ処理回路１４は、ＲＡＭ６のア
ドレス制御によって、上述の記録系側におけるインター
リーブ処理に対応するディインターリーブ処理を行うと
ともに、Ｐパリティ系列による訂正処理とＱパリティ系
列による誤り訂正処理を行いデジタルオーディオ信号を
再生して出力する。
ドレス制御によって、上述の記録系側におけるインター
リーブ処理に対応するディインターリーブ処理を行うと
ともに、Ｐパリティ系列による訂正処理とＱパリティ系
列による誤り訂正処理を行いデジタルオーディオ信号を
再生して出力する。
上記ディインターリーブ処理回路１４おける誤り訂正処
理では、第４図に示すように、先ず上記ＲＡＭ６に第５
図に示すように書き込まれているパラレルデータの誤り
ワードを示すエラーフラッグＥＦ、〜ＥＦ、、、のチェ
ックを行う。このエラーフラッグのチェックには、例え
ばＲＡＭ６に占き込まれている全てのエラーフラッグＥ
Ｆ、−ＥＦ＋：＋＋の論理和とる等の方法がある。そし
て、エラー数Ｅが零の場合には直ちに訂正処理を終了し
、また、上記エラー数Ｅが雰でない場合にエラー訂正処
理過程に入り、Ｐパリティ系列あるいはＱパリティ系列
のエラー訂正処理を行う。このエラー訂正処理は、上記
エラー数Ｅが零になるか、あるいは訂正処理回数Ｎが所
定数に達するまで操り返し行われる。なお、上記エラー
訂正処理過程では、Ｐパリティ系列の誤り訂正処理とＱ
パリティ系列の誤り訂正処理が交互に行われる。
理では、第４図に示すように、先ず上記ＲＡＭ６に第５
図に示すように書き込まれているパラレルデータの誤り
ワードを示すエラーフラッグＥＦ、〜ＥＦ、、、のチェ
ックを行う。このエラーフラッグのチェックには、例え
ばＲＡＭ６に占き込まれている全てのエラーフラッグＥ
Ｆ、−ＥＦ＋：＋＋の論理和とる等の方法がある。そし
て、エラー数Ｅが零の場合には直ちに訂正処理を終了し
、また、上記エラー数Ｅが雰でない場合にエラー訂正処
理過程に入り、Ｐパリティ系列あるいはＱパリティ系列
のエラー訂正処理を行う。このエラー訂正処理は、上記
エラー数Ｅが零になるか、あるいは訂正処理回数Ｎが所
定数に達するまで操り返し行われる。なお、上記エラー
訂正処理過程では、Ｐパリティ系列の誤り訂正処理とＱ
パリティ系列の誤り訂正処理が交互に行われる。
そして、上記インターリーブ処理回路５にてインターリ
ーブ処理とともに誤り訂正処理の施されたデジタルオー
ディオ信号は、ビット変換処理回路１５を介して１ワー
ド８ビツトから１ワード１０ビツトのデジタルオーディ
オ信号に変換され、Ｄ／Ａ変換回路１６に供給される。
ーブ処理とともに誤り訂正処理の施されたデジタルオー
ディオ信号は、ビット変換処理回路１５を介して１ワー
ド８ビツトから１ワード１０ビツトのデジタルオーディ
オ信号に変換され、Ｄ／Ａ変換回路１６に供給される。
このＤ／Ａ変換回路１６にて上記デジタルオーディオ信
号アナログ化して得られる再生オーディオ信号は、ノイ
ズリダクション回路１７を介して信号出力端子１８から
出力される。
号アナログ化して得られる再生オーディオ信号は、ノイ
ズリダクション回路１７を介して信号出力端子１８から
出力される。
この実施例のように、デジタルオーディオ信号を再生す
る際に、クロスインターリーブの手法により２系列の誤
り訂正処理を交互に所定回繰り返し行う誤り訂正処理を
行うにあたり、処理データのエラーフラッグをチェック
してエラーが零の場合に誤り訂正処理を直ちに終了させ
るようにすれば、不要な訂正処理を行うごとがなくなり
、誤り訂正処理装置における電力消費を小さくすること
ができる。
る際に、クロスインターリーブの手法により２系列の誤
り訂正処理を交互に所定回繰り返し行う誤り訂正処理を
行うにあたり、処理データのエラーフラッグをチェック
してエラーが零の場合に誤り訂正処理を直ちに終了させ
るようにすれば、不要な訂正処理を行うごとがなくなり
、誤り訂正処理装置における電力消費を小さくすること
ができる。
〔発明の効果］
上述の実施例の説明から明らかなように本発明に係る誤
り訂正処理装置では、クロスインターリーフの手法によ
り２系列の誤り訂正処理を交互に所定回操り返し行う誤
り訂正処理を行うにあたり、処理データのエラーフラッ
グをチェックしてエラーが零の場合に誤り訂正処理を終
了するので、不要な訂正処理動作による無駄な電ツノ消
費を防止して、低消費電力化を図ることができる。
り訂正処理装置では、クロスインターリーフの手法によ
り２系列の誤り訂正処理を交互に所定回操り返し行う誤
り訂正処理を行うにあたり、処理データのエラーフラッ
グをチェックしてエラーが零の場合に誤り訂正処理を終
了するので、不要な訂正処理動作による無駄な電ツノ消
費を防止して、低消費電力化を図ることができる。
第１図は本発明に係る８ミリビデオテープレコーダのデ
ジタルオーディオ信号の記録再生系に適用した一実施例
を示すブロック図であり、第２図は上記実施例において
インターリーブ処理されたデータの構成を示す模式図で
あり、第３図は上記実施例において用いられる２系統の
パリティを生成動作を説明するための模式図であり、第
４図は上記実施例における再生系のディインターリーブ
処理回路による誤り訂正処理動作を説明するためのフロ
ーチャー１−である。第５図は上記再生系のディインタ
ーリーブ処理回路による誤り訂正処理に用いられるＲＡ
Ｍのフォーマットを示す模式図である。 ５・・・インターリーブ処理回路 ６・・・ＲＡＭ ７・・・ＣＲＣエンコード処理回路 １０・・・回転磁気ヘッド １１・・・磁気テープ
ジタルオーディオ信号の記録再生系に適用した一実施例
を示すブロック図であり、第２図は上記実施例において
インターリーブ処理されたデータの構成を示す模式図で
あり、第３図は上記実施例において用いられる２系統の
パリティを生成動作を説明するための模式図であり、第
４図は上記実施例における再生系のディインターリーブ
処理回路による誤り訂正処理動作を説明するためのフロ
ーチャー１−である。第５図は上記再生系のディインタ
ーリーブ処理回路による誤り訂正処理に用いられるＲＡ
Ｍのフォーマットを示す模式図である。 ５・・・インターリーブ処理回路 ６・・・ＲＡＭ ７・・・ＣＲＣエンコード処理回路 １０・・・回転磁気ヘッド １１・・・磁気テープ
Claims (1)
- 【特許請求の範囲】 クロスインターリーブの手法により２系列の誤り訂正処
理を交互に所定回繰り返し行う誤り訂正処理装置におい
て、 処理データのエラーフラッグをチェックする手段と、 上記処理データのエラーが零の場合に誤り訂正処理を終
了させる手段とを備え、 エラーフラッグのチェックにより誤り訂正処理の完了を
検知して誤り訂正処理を終了させるようにしたことを特
徴とする誤り訂正処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28727485A JPS62145934A (ja) | 1985-12-20 | 1985-12-20 | 誤り訂正処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28727485A JPS62145934A (ja) | 1985-12-20 | 1985-12-20 | 誤り訂正処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62145934A true JPS62145934A (ja) | 1987-06-30 |
Family
ID=17715276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28727485A Pending JPS62145934A (ja) | 1985-12-20 | 1985-12-20 | 誤り訂正処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145934A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998014940A1 (en) * | 1996-09-30 | 1998-04-09 | Sony Corporation | Reproducing device and device and method for correcting error |
| WO2000052832A1 (en) * | 1999-03-01 | 2000-09-08 | Fujitsu Limited | Turbo-decoding device |
-
1985
- 1985-12-20 JP JP28727485A patent/JPS62145934A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998014940A1 (en) * | 1996-09-30 | 1998-04-09 | Sony Corporation | Reproducing device and device and method for correcting error |
| US6154866A (en) * | 1996-09-30 | 2000-11-28 | Sony Corporation | Reproducing apparatus, error correcting unit and error correcting method |
| WO2000052832A1 (en) * | 1999-03-01 | 2000-09-08 | Fujitsu Limited | Turbo-decoding device |
| US7096402B2 (en) | 1999-03-01 | 2006-08-22 | Fujitsu Limited | Turbo decoder |
| CN100452659C (zh) * | 1999-03-01 | 2009-01-14 | 富士通株式会社 | 加速解码器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751201B2 (ja) | データ伝送装置及び受信装置 | |
| EP0093969B1 (en) | Method, apparatus and recording medium for error correction | |
| JPH0661156B2 (ja) | エラ−訂正のための符号化方法 | |
| JPS62209777A (ja) | 磁気テープの記録装置および再生装置 | |
| WO1994028546A1 (en) | Method and device for correcting error in digital data | |
| CN85108275A (zh) | 记录脉冲冲编码调制(pcm)信号的方法和装置 | |
| JPH0471367B2 (ja) | ||
| CN1016386B (zh) | 数字数据传送方法 | |
| EP0411835B1 (en) | Decoder apparatus | |
| JP2536860B2 (ja) | 多段符号化方法 | |
| JP2864492B2 (ja) | ディジタル信号の記録装置 | |
| JP2536861B2 (ja) | 多段復号化方法 | |
| JPH053773B2 (ja) | ||
| JP3046041B2 (ja) | ディジタル記録再生装置 | |
| JPS6224716A (ja) | 誤り訂正方法 | |
| JP2860984B2 (ja) | 誤り訂正符号化方法 | |
| JPH0240170A (ja) | 音声信号ディジタル記録方式 | |
| JP3524806B2 (ja) | 符号誤り訂正方法 | |
| JP3034283B2 (ja) | 映像符号化装置 | |
| JP2840680B2 (ja) | 再生装置 | |
| JP2621873B2 (ja) | ディジタル音声データの記録方法 | |
| JPS6128224A (ja) | 符号化復号化装置 | |
| JP2671771B2 (ja) | ディジタル信号伝送方法および伝送装置 | |
| JPS61237523A (ja) | 誤り訂正方法 | |
| JPH0223574A (ja) | 音声データ記録再生装置 |