JPS62146018A - 分周回路試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は分周回路試験方法に係り、特にｌ、８１化した
分周回路の試験力泳に関する。

〔従来の技術〕

分周回路を１，８１化して試験する場合、分周比が増す
に従って、試験時間や試験用１０グラム等が増加する。

例えば％１０ビットの分周回路であれば、杓子パターン
のプログラムが必要であり、２０ビツトあれば約百万パ
ターンが必要となる。

このため従来のこの種の試験回路は、第２図の様な回路
構成をしていた。同図において、被分周の入力信号１１
が入力されるｎ分周の分周回路１と、入力信号１１と分
周回路１の出力信号１３とか入力される切換回路２０と
、切換回路２０の出力信号１６か入力されるｎ分周の分
周回路２とが示されている。ここで、切換回路２０は、
二つのＡＮＬ）回路３，４と、０几回路５と、インバー
タ６とから構成され、制御信号１０に工り、入力信号１
１と分周回路１の出力信号１３とのうちどちらかを選択
して出刃信号１６とする機能を弔する。

出力として、出力信号１３と％ｎ分周の分周回路２の出
力信号１７とかある。

この分周回路１．２を試験する時には、テスト信号１０
をｌ（”に固定し、クロ・ツク信号１１を分周回路１の
出力信号１３と同時に、切換回路２０を通って、信号１
６として分周回路２に入力し、ｍ　ｘ　ｎ分周の分周回
路を、ｍ又はｎのどちらか大きい万の分周回路の試験条
件と同じ条件により試験できる。

しかし、テスト信号を′Ｈ”に固定して試験するため、
論理ＡＮＤ回路４及びインバータ６の動作が確認できす
、不良品混入の可能性が残るとともに、出方信号１３用
の端子を余分に必要とする等の欠点かあった。

〔発明が解決しようとする問題点〕

本発明の目的は、前記欠点が解決され、試験のためだけ
に使用する出力端子を省き、不良品混入の可能性を低減
するようにした分周回路試験方法を提供することにある
。

〔問題点を解決するための手段〕

本発明の構成は、被分周の入力信号か印加される第１の
分周回路と、制御信号により、前記入力信号と前記第１
の分周回路の出力信号とのうちとちらかを選択して出力
する切換回路の出力信ｇを入力とする第２の分周回路と
を試験する分周回路試験方法において、前記第１．第２
の分周回路の試験中、前記制御信号を少なくとも２回遷
移させ、前記切換回路を切り換えることを特徴とする。

〔実施例〕

次に本発明について図面を参照して詳細に説明する。

第１図（ａｌは本発明の一実施例の分周回路試験方法を
示すプロヅク因、第１図（ｂｌは第１図（ａｔの回路の
各部のタイムチャートでおる。

これらにおいて、被分周の入力信４１１が入力されるｍ
分周の分周回路ｌと、前記入力信号１１または分周回路
ｌの出力信号１３が出力信号１６として出力される切換
回路２０と、この切換回路２０の出力信号１６を入力と
するｎ分周の分周回路２とか示されている。切換回路２
０は、二つのＡＮｉＪ回路３，４と、インバータ６と、
ＯＲ回路５とからなり、制御信号ｌＯにより、前記２信
号の切換えが行われる。ここで、全体の出力としては、
分周回路２の出力信号１７のみでめる。また、ｍ。

ｎは自然数で、ｍ≦ｎの関係にあるＱ まず、テスト用制御信号１０を１Ｈ”に保ち、クロヴク
入力信号１１を分周回路ｌとＡＮＬ）口開３とに入力す
る。制御信号１０が′Ｈ”であるので、入力信号１１は
切換回路２０を通り、出刃信号１６となって、分周回路
２に入力する。

このため、第１図１ｂ＋に示す区間Ａにおいては、分局
回路ｌ及び２は同一のクロックにより、同一タイミング
で分周動作を行う。

次に、分局が（ｍ−２］まで進んだ所で入力信号１１を
′Ｌ＃と設定すると、分周回路ｌの出力信号１３が切換
回路２０を通り、出力信号１６となって、分周回路２に
入力する。このため、第１図１ｂ＋に示す区間Ｂにおい
ては、出力信号１６は１クロック分ぬけた波形となり、
分周回路２では、このためｌクロック分遅れることにな
る。

次に、分周かｍを数えた時に、入力信号１１を“Ｈ”に
もどすと、クロックの入力信号１１が出刃信号１６とな
り、分周回路２に入力する。

そこで、制鈎他号ｌＯを常に”Ｈ″′に保っていれは立
ち下がり１７ａのタイミングで波形の遷移か行なわれる
はすであるか、以上説明した方法によると、立ち下が９
１７ａ′のタイミング、即ちｌクロック分だけ遅れた波
形で、波形の遷移が行われる。

ここで、分周回路１の動作が不良であれば、出力信号１
３の波形はタイムチャートどおり出す、出力信号１７の
タイミングもずれることになる。

これにより、出力信号１６を観測することなく、分周回
路ｌの観測が行える。

また、制＠ｌ信号１０を切換て試験するため、切換回路
２０の各回路の確認も行える。

尚本実施例では、分周回路を２つ、切換回路を１つの場
合について説明しているか、分周回路及び切換回路か増
加しても同様の効果を侍られるのは明かでおる。

〔発明の効果〕

以上説明した工うに、本発明によれは、前段の分周回路
の出力か遷移する前後の数クロック分たけ、テスト１８
号を反転することによ＃）％余分な出力信号用テスト端
子なしに、また切換ＩＰ！Ｊ路の動作を含めて分周回路
の試験をできるという効果か得られる。

【図面の簡単な説明】

第１図（ａｌは本発明の一実施例の分周回路試験方法を
示すブロック図、第１図＋ｂ＋は第１図（ａｌの回路の
動作を示すタイムチャート、第２図は従来の分周回路試
験方法を示すブロック図である。 １．２−・・・・・分周回路、３．４・・・・・・ＡＮ
Ｄ回路。 ５・・・・・・ＯＲ回路、６・・・・・・インバータ、
ｌＯ・・・・・・テスト用制御信号、１１・・・・・・
クロック入力信号、１３゜１７・・・・・・分周回路出
力信号、２０・・・・・・切換回路。 第１図（勾 千１図（ｂ）

Claims (1)

【特許請求の範囲】
1. 被分周の入力信号が印加される第１の分周回路と、制御
   信号により、前記入力信号と前記第１の分周回路の出力
   信号とのうちどちらかを選択して出力する切換回路の出
   力信号を入力とする第２の分周回路とを試験する分周回
   路試験方法において、前記第１、第２の分周回路の試験
   中、前記制御信号を少なくとも２回遷移させ、前記切換
   回路を切り換えることを特徴とする分周回路試験方法。