JPS62146253U - - Google Patents
Info
- Publication number
- JPS62146253U JPS62146253U JP3072586U JP3072586U JPS62146253U JP S62146253 U JPS62146253 U JP S62146253U JP 3072586 U JP3072586 U JP 3072586U JP 3072586 U JP3072586 U JP 3072586U JP S62146253 U JPS62146253 U JP S62146253U
- Authority
- JP
- Japan
- Prior art keywords
- bus
- processor
- local
- port memory
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Multi Processors (AREA)
Description
第１図は本考案の一実施例を示すブロツク図、
第２図は実施例の動作説明するためのタイムチヤ
ート、第３図は従来のプロセツサシステムの構成
を示す図である。 １……ホストプロセツサ、２……システムバス
、３……システムバスインタフエース、４……ロ
ーカルバス、５……２ポートメモリ、６……ロー
カルプロセツサ、７……コントローラモジユール
、８……ステータスレジスタ、９……バス開閉回
路。
第２図は実施例の動作説明するためのタイムチヤ
ート、第３図は従来のプロセツサシステムの構成
を示す図である。 １……ホストプロセツサ、２……システムバス
、３……システムバスインタフエース、４……ロ
ーカルバス、５……２ポートメモリ、６……ロー
カルプロセツサ、７……コントローラモジユール
、８……ステータスレジスタ、９……バス開閉回
路。
Claims (1)
- 【実用新案登録請求の範囲】 ローカルバスに接続された２ポートメモリと、
この２ポートメモリに記憶されたコマンドとに基
づいてデータ処理を実行し、その実行結果を前記
２ポートメモリに書込むローカルプロセツサと、
システムバスおよび前記ローカルバスを介して前
記２ポートメモリに対し前記ローカルプロセツサ
に実行させるコマンドとデータを書込むと共に、
ローカルプロセツサからの実行終了信号を受信し
て前記２ポートメモリに記憶された実行結果を読
込むホストプロセツサとを備えたプロセツサシス
テムにおいて、 前記システムバスとローカルバスとの接続部に
２ポートメモリおよびローカルプロセツサへのア
クセスを禁止または許可するバス開閉回路を設け
ると共に、このバス開閉回路の開閉状態を示すス
テータス情報をシステムバス側に出力するステー
タスレジスタを設け、前記ローカルプロセツサは
コマンドの実行開始から終了までの間、前記バス
開閉回路を解放状態に制御すると共に、前記ステ
ータスレジスタに対してバス開閉回路が解放状態
にあることを示すステータス情報を記憶させるよ
うに構成し、前記ホストプロセツサは前記ステー
タスレジスタのステータス情報を参照して前記バ
ス開閉回路が閉状態の時のみ２ポートメモリおよ
びローカルプロセツサをアクセス可能に構成した
ことを特徴とするプロセツサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3072586U JPS62146253U (ja) | 1986-03-04 | 1986-03-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3072586U JPS62146253U (ja) | 1986-03-04 | 1986-03-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62146253U true JPS62146253U (ja) | 1987-09-16 |
Family
ID=30835799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3072586U Pending JPS62146253U (ja) | 1986-03-04 | 1986-03-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62146253U (ja) |
-
1986
- 1986-03-04 JP JP3072586U patent/JPS62146253U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0179138U (ja) | ||
| JPH0277752U (ja) | ||
| JPH022751U (ja) | ||
| JPH0543248U (ja) | 計算機 | |
| JPH01155542U (ja) | ||
| JPS63173799U (ja) | ||
| JPS60640U (ja) | Ｄｍａ処理とプログラム計測モ−ドの並行処理システム | |
| JPS59174644U (ja) | デバツグ装置 | |
| JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
| JPH0482735U (ja) | ||
| JPH0250774U (ja) | ||
| JPH0265296U (ja) | ||
| JPS63139649U (ja) | ||
| JPH0393948U (ja) | ||
| JPS59177658A (ja) | デバツグ制御方式 | |
| JPH0196047U (ja) | ||
| JPS59138961U (ja) | トレ−ス・メモリ制御回路 | |
| JPS62158563U (ja) | ||
| JPS63114348U (ja) | ||
| JPH01133645U (ja) | ||
| JPH0386451U (ja) | ||
| JPS6112147U (ja) | マイクロコンピユ−タ装置 | |
| JPH0458766U (ja) | ||
| JPS5881798U (ja) | Ｐｒｏｍライタ− | |
| JPS605984B2 (ja) | 入出力制御装置 |