JPH01155542U - - Google Patents
Info
- Publication number
- JPH01155542U JPH01155542U JP5323888U JP5323888U JPH01155542U JP H01155542 U JPH01155542 U JP H01155542U JP 5323888 U JP5323888 U JP 5323888U JP 5323888 U JP5323888 U JP 5323888U JP H01155542 U JPH01155542 U JP H01155542U
- Authority
- JP
- Japan
- Prior art keywords
- circuit emulator
- target microprocessor
- memory
- main body
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 206010000210 abortion Diseases 0.000 claims 1
- 230000002452 interceptive effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
第１図は本考案に係るインサーキツト・エミユ
レータの一実施例を示す要部構成図、第２図は第
１図の主要部を更に詳細に示す構成図である。 １０……インサーキツト・エミユレータ本体、
２０……ターゲツト・マイクロプロセツサ、１１
……インサーキツト・エミユレータ本体側のマイ
クロプロセツサ、１２ａ，１２ｂ，１２ｃ……ア
ドレスバス、１３ａ，１３ｂ，１６ａ，１６ｂ…
…バツフア、１４……データ用ＲＡＭ、１５ａ，
１５ｂ，１５ｃ……データバス、１７……調停回
路。
レータの一実施例を示す要部構成図、第２図は第
１図の主要部を更に詳細に示す構成図である。 １０……インサーキツト・エミユレータ本体、
２０……ターゲツト・マイクロプロセツサ、１１
……インサーキツト・エミユレータ本体側のマイ
クロプロセツサ、１２ａ，１２ｂ，１２ｃ……ア
ドレスバス、１３ａ，１３ｂ，１６ａ，１６ｂ…
…バツフア、１４……データ用ＲＡＭ、１５ａ，
１５ｂ，１５ｃ……データバス、１７……調停回
路。
Claims (1)
- 【実用新案登録請求の範囲】 インサーキツト・エミユレータにおいて、 メモリのアドレス幅がターゲツト・マイクロプ
ロセツサのアドレス空間より大きく、ターゲツト
・マイクロプロセツサの書き込むデータを記憶し
その内容をインサーキツト・エミユレータ本体側
から任意の時刻に読み出すことが可能に構成され
た２ポートのメモリと、 前記ターゲツト・マイクロプロセツサの前記２
ポートのメモリへの書き込み動作中はインサーキ
ツト・エミユレータ本体側からの読み出し動作を
中止すると共に読み出し動作が完了しなかつたこ
とを表すステータス信号を出力する調停回路 を具備し、ターゲツト・マイクロプロセツサの
動作を妨害することなくターゲツト・マイクロプ
ロセツサの書き込んだメモリの内容をインサーキ
ツト・エミユレータ本体側から任意の時刻に読み
出すことができるようにしたことを特徴とするリ
アルタイム・インサーキツト・エミユレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5323888U JPH01155542U (ja) | 1988-04-20 | 1988-04-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5323888U JPH01155542U (ja) | 1988-04-20 | 1988-04-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01155542U true JPH01155542U (ja) | 1989-10-25 |
Family
ID=31279228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5323888U Pending JPH01155542U (ja) | 1988-04-20 | 1988-04-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01155542U (ja) |
-
1988
- 1988-04-20 JP JP5323888U patent/JPH01155542U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01155542U (ja) | ||
| JPH01144942U (ja) | ||
| JPS63143947U (ja) | ||
| JPS61164551U (ja) | ||
| JPS647348U (ja) | ||
| JPS62146253U (ja) | ||
| JPS6044140U (ja) | マイクロプロセッサ等のデバッグ装置 | |
| JPH0179138U (ja) | ||
| JPS63173799U (ja) | ||
| JPS63138699U (ja) | ||
| JPS63139649U (ja) | ||
| JPH026341U (ja) | ||
| JPS63114498U (ja) | ||
| JPH0265296U (ja) | ||
| JPS6030051U (ja) | Ｐｃｍデ−タ発生回路 | |
| JPH0397744U (ja) | ||
| JPH0393948U (ja) | ||
| JPH0179142U (ja) | ||
| JPS6348251U (ja) | ||
| JPH0184152U (ja) | ||
| JPH022751U (ja) | ||
| JPH0452247U (ja) | ||
| JPH01100241U (ja) | ||
| JPH0452250U (ja) | ||
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 |