JPS62147735A - フリツプチツプの製法 - Google Patents
フリツプチツプの製法Info
- Publication number
- JPS62147735A JPS62147735A JP28975585A JP28975585A JPS62147735A JP S62147735 A JPS62147735 A JP S62147735A JP 28975585 A JP28975585 A JP 28975585A JP 28975585 A JP28975585 A JP 28975585A JP S62147735 A JPS62147735 A JP S62147735A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- flip chip
- semiconductor element
- element body
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229920005989 resin Polymers 0.000 claims abstract description 27
- 239000011347 resin Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 229910000679 solder Inorganic materials 0.000 claims abstract description 18
- 238000007789 sealing Methods 0.000 claims abstract description 12
- 229920003002 synthetic resin Polymers 0.000 abstract description 4
- 239000000057 synthetic resin Substances 0.000 abstract description 4
- 238000003486 chemical etching Methods 0.000 abstract description 2
- 238000005498 polishing Methods 0.000 abstract 2
- 238000004382 potting Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、トランジスタ、集積回路（ＩＣ）等の半導
体素子のパッド上に半田バンプを形成したフリップチッ
プに関する。
体素子のパッド上に半田バンプを形成したフリップチッ
プに関する。
第４図及び第５図に示す如（、従来のフリップチップ（
１）は半導体素子本体（２）のパッド上にクロム、銅、
金等をメッキして電極下地を形成した上に球状の半田バ
ンプ（３）をもうけているのみであったので、この電気
回路基板（４）上の回路パターン（５）のパッド（６）
にこの半田バンプ（３）をフェスダウン接続してのち半
導体素子本体（２）が雰囲気中の湿気等の影響を受けな
いように、第５図に示す如く外周を溶融した樹脂（７）
のポツティング等により被覆固化せしめ樹脂封止する必
要があった。
１）は半導体素子本体（２）のパッド上にクロム、銅、
金等をメッキして電極下地を形成した上に球状の半田バ
ンプ（３）をもうけているのみであったので、この電気
回路基板（４）上の回路パターン（５）のパッド（６）
にこの半田バンプ（３）をフェスダウン接続してのち半
導体素子本体（２）が雰囲気中の湿気等の影響を受けな
いように、第５図に示す如く外周を溶融した樹脂（７）
のポツティング等により被覆固化せしめ樹脂封止する必
要があった。
しかるにボ・７テイング等により半導体素子本体（２）
の上から被覆せしめる樹脂（７）は電気回路基板（４）
の表面と半導体素子本体（２）の表面間には十分にまわ
りこまないため封止性が悪いという欠点があった。
の上から被覆せしめる樹脂（７）は電気回路基板（４）
の表面と半導体素子本体（２）の表面間には十分にまわ
りこまないため封止性が悪いという欠点があった。
この発明は、樹脂による封止を完全にしたフリップチッ
プ及びその製法を提供せんとするものである。
プ及びその製法を提供せんとするものである。
この発明の要旨とするところは、半導体素子本体（２）
に半田バンプ（３）を形成しその外周全体を樹脂（７）
にて封止せしめて後、樹脂（７）の表面を研磨して半田
ハンプ（３）を露出せしめることを特徴とするフリップ
チップの製法及び半田バンプ（３）を形成した半導体素
子本体（２）を樹脂封止すると共に半田バンプ（３）の
先端のみを封止樹脂（７）より露呈せしめて成るフリッ
プチップである。
に半田バンプ（３）を形成しその外周全体を樹脂（７）
にて封止せしめて後、樹脂（７）の表面を研磨して半田
ハンプ（３）を露出せしめることを特徴とするフリップ
チップの製法及び半田バンプ（３）を形成した半導体素
子本体（２）を樹脂封止すると共に半田バンプ（３）の
先端のみを封止樹脂（７）より露呈せしめて成るフリッ
プチップである。
以下、第１図乃至第３図によりこの発明の一実施例を説
明する。
明する。
半導体素子本体（２）に半田バンプ（３）を形成するま
での製造工程は従来のものと何等かわりはない。
での製造工程は従来のものと何等かわりはない。
このように形成したものを、第３図の如く、全外周にわ
たって合成樹脂等の樹脂（７）により封止する。この樹
脂封止はポツティング封止でなく、トランスファー成形
等の加圧成形による方が封止樹脂（７）が半導体素子本
体（２）の表面に十分にまわりこみ、密着するため好ま
しい。封正に使用される合成樹脂は従来より半導体素子
を封止するのに使用されているものであればすべて使用
対象となる。
たって合成樹脂等の樹脂（７）により封止する。この樹
脂封止はポツティング封止でなく、トランスファー成形
等の加圧成形による方が封止樹脂（７）が半導体素子本
体（２）の表面に十分にまわりこみ、密着するため好ま
しい。封正に使用される合成樹脂は従来より半導体素子
を封止するのに使用されているものであればすべて使用
対象となる。
しかる後、第１図に示す如く、半田バンプ（３）を形成
した封止樹脂（７）の表面を機械的あるいは化学的エツ
チングによる研磨により半田バンプ（３）の先端が露出
するまで除去する。
した封止樹脂（７）の表面を機械的あるいは化学的エツ
チングによる研磨により半田バンプ（３）の先端が露出
するまで除去する。
このようにして、半田バンプ（３）の先端のみが封止樹
脂（７）より露出し、半導体素子本体（２）は樹脂（７
）にて完全に封止されたフリップチップ（１）が得られ
る。
脂（７）より露出し、半導体素子本体（２）は樹脂（７
）にて完全に封止されたフリップチップ（１）が得られ
る。
このようにしてえられたフリップチップ（１）は、第２
図の如く、樹脂封止された状態で電気回路基板（４）の
パッド（６）上にフェースダウンにより半田付けができ
るのである。
図の如く、樹脂封止された状態で電気回路基板（４）の
パッド（６）上にフェースダウンにより半田付けができ
るのである。
以上のようにこの発明によるフリップチップの製法によ
れば、樹脂封止の完全なフリップチップかえられる。ま
たこの発明によるフリップチップは、封止樹脂により半
導体素子本体が被覆されているので、従来の半導体素子
本体にバンプを設けただけのものに比して破損しにくく
電気回路基板上への実装時等の取扱いが容易であるとい
う利点がある。
れば、樹脂封止の完全なフリップチップかえられる。ま
たこの発明によるフリップチップは、封止樹脂により半
導体素子本体が被覆されているので、従来の半導体素子
本体にバンプを設けただけのものに比して破損しにくく
電気回路基板上への実装時等の取扱いが容易であるとい
う利点がある。
第１図乃至第３図に示すのはこの発明の一実施例を示す
断面図、第４図及び第５図に示すのは従来例を示す図で
、第４図は斜視図、第５図は断面図である。 （１）・・・フリップチップ、（２）・・・半導体素子
本体、（３）・・・半田バンプ、（４）・・・電気回路
基板、 （６）・・・パッド。
断面図、第４図及び第５図に示すのは従来例を示す図で
、第４図は斜視図、第５図は断面図である。 （１）・・・フリップチップ、（２）・・・半導体素子
本体、（３）・・・半田バンプ、（４）・・・電気回路
基板、 （６）・・・パッド。
Claims (2)
- （１）、半導体素子本体（２）に半田バンプ（３）を形
成しその外周全体を樹脂（７）にて封止せしめて後、樹
脂（７）の表面を研磨して半田バンプ（３）を露出せし
めることを特徴とするフリップチップの製法。 - （２）、半田バンプ（３）を形成した半導体素子本体（
２）を樹脂封止すると共に半田バンプ（３）の先端のみ
を封止樹脂（７）より露呈せしめて成るフリップチップ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28975585A JPS62147735A (ja) | 1985-12-23 | 1985-12-23 | フリツプチツプの製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28975585A JPS62147735A (ja) | 1985-12-23 | 1985-12-23 | フリツプチツプの製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62147735A true JPS62147735A (ja) | 1987-07-01 |
Family
ID=17747336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28975585A Pending JPS62147735A (ja) | 1985-12-23 | 1985-12-23 | フリツプチツプの製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62147735A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02189926A (ja) * | 1989-01-18 | 1990-07-25 | Nec Corp | 半導体集積回路装置 |
| US5155068A (en) * | 1989-08-31 | 1992-10-13 | Sharp Kabushiki Kaisha | Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal |
| US5274913A (en) * | 1991-10-25 | 1994-01-04 | International Business Machines Corporation | Method of fabricating a reworkable module |
| US5907786A (en) * | 1992-11-11 | 1999-05-25 | Mitsubishi Denki Kabushiki Kaisha | Process for manufacturing a flip-chip integrated circuit |
| US6168972B1 (en) | 1998-12-22 | 2001-01-02 | Fujitsu Limited | Flip chip pre-assembly underfill process |
| WO2010041356A1 (ja) * | 2008-10-07 | 2010-04-15 | 株式会社村田製作所 | 電子部品モジュールの製造方法 |
-
1985
- 1985-12-23 JP JP28975585A patent/JPS62147735A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02189926A (ja) * | 1989-01-18 | 1990-07-25 | Nec Corp | 半導体集積回路装置 |
| US5155068A (en) * | 1989-08-31 | 1992-10-13 | Sharp Kabushiki Kaisha | Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal |
| US5274913A (en) * | 1991-10-25 | 1994-01-04 | International Business Machines Corporation | Method of fabricating a reworkable module |
| US5907786A (en) * | 1992-11-11 | 1999-05-25 | Mitsubishi Denki Kabushiki Kaisha | Process for manufacturing a flip-chip integrated circuit |
| US6204566B1 (en) | 1992-11-11 | 2001-03-20 | Mitsubishi Denki Kabushiki Kaisha | Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures |
| US6284554B1 (en) | 1992-11-11 | 2001-09-04 | Mitsubishi Denki Kabushiki Kaisha | Process for manufacturing a flip-chip integrated circuit |
| US6469397B2 (en) | 1992-11-11 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures |
| US6168972B1 (en) | 1998-12-22 | 2001-01-02 | Fujitsu Limited | Flip chip pre-assembly underfill process |
| WO2010041356A1 (ja) * | 2008-10-07 | 2010-04-15 | 株式会社村田製作所 | 電子部品モジュールの製造方法 |
| JPWO2010041356A1 (ja) * | 2008-10-07 | 2012-03-01 | 株式会社村田製作所 | 電子部品モジュールの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| KR100304681B1 (ko) | 몰드bga형반도체장치및그제조방법 | |
| US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| KR20010061849A (ko) | 웨이퍼 레벨 패키지 | |
| US6320254B1 (en) | Plug structure | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| US6984877B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| JPS62147735A (ja) | フリツプチツプの製法 | |
| JPH1050772A (ja) | 半導体装置およびその製造方法 | |
| US6221697B1 (en) | Chip scale package and manufacturing method thereof | |
| KR100192758B1 (ko) | 반도체패키지의 제조방법 및 구조 | |
| KR100587033B1 (ko) | 칩 사이즈 패키지의 제조 방법 | |
| JPS6178132A (ja) | 集積回路装置 | |
| KR100390453B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2691891B2 (ja) | 半導体チップと印刷回路基板間の電気的連結構造物及びその連結方法 | |
| JPH03104141A (ja) | 半導体装置 | |
| KR100303363B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 | |
| KR100192759B1 (ko) | 범프 칩 스케일 패키지의 범프 형성방법 | |
| KR0163524B1 (ko) | 덮개형 패키지 몸체의 내측면에 도전성 패턴이 형성된 볼 그리드 어레이 패키지 | |
| KR100258603B1 (ko) | 리드프레임을 이용한 에어리어 어레이 범프드 반도체패키지의 입출력 단자용 랜드형성 방법 및 그 구조를 포함하는 반도체 패 키지 | |
| KR100379086B1 (ko) | 반도체패키지제조방법 | |
| KR20000002808A (ko) | 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| KR100215118B1 (ko) | 씨.에스.피 패키지 제조방법 | |
| KR19980019655A (ko) | 칩 스케일 패키지 | |
| JPH03154344A (ja) | 樹脂封止型半導体素子 |