JPH02189926A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH02189926A
JPH02189926A JP1009216A JP921689A JPH02189926A JP H02189926 A JPH02189926 A JP H02189926A JP 1009216 A JP1009216 A JP 1009216A JP 921689 A JP921689 A JP 921689A JP H02189926 A JPH02189926 A JP H02189926A
Authority
JP
Japan
Prior art keywords
lead
leads
integrated circuit
semiconductor chip
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1009216A
Other languages
English (en)
Inventor
Akira Aso
麻生　明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1009216A priority Critical patent/JPH02189926A/ja
Publication of JPH02189926A publication Critical patent/JPH02189926A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特にリードの引き
出し構造に関する。
〔従来の技術〕
従来、半導体集積回路装置を構成する半導体チップに設
けられた電極パッドを外部に電気接続するリード引き出
し構造として、第４図又は第５図に示す構造がとられて
いる。
第４図のものは、導電性リードフレーム１１に半導体チ
ップ１を搭載し、金属細線１２を利用して電極パッド２
を外部リード１３に電気接続する構造である。１４は封
止用の樹脂である。
また、第５図のものは、半導体チップ１を回路基板２１
上に搭載し、その電極パッド２をインナーリード２２を
用いて基板２１に設けた回路パターン２３に電気接続し
ている。このインナーリード２２はテープ状に設けた金
属薄膜で形成している。
（発明が解決しようとする課題〕 上述した従来のリード引き出し構造のうち、第４図に示
した構造ではリードフレーム１１が必要とされるため、
組立に際しては半導体チップ寸法に見合ったリードフレ
ームを個々に準備する必要があり、製造や管理が煩雑な
ものになる。また、リードフレームを固定するためには
樹脂１４を用いて封止する必要があり、半導体集積回路
装置全体が大型化するという問題もある。
また、第５図に示した構造では、テープ状に設けたイン
ナーリードの接続、切断等の作業が極めて困難であり、
かつその取り扱いを慎重に行う必要がある等、作業性が
悪いとい、う問題がある。また、この構造では第４図に
示した構造よりも小型化には有利であるが、インナーリ
ードを横方向に接続するために、半導体集積回路装置の
小型化には限度がある。
本発明は取り扱いを容易にし、かつ小型化を可能にした
半導体集積回路装置を提供することを目的とする。
〔課題を解決するだめの手段］ 本発明の半導体チップ１１Ｆｓｒ装置は、半導体チップ
に設けた電極パッドに導電性材からなるリードを立設し
、このリードの先端を露出するように半導体チップを樹
脂で被覆している。
〔作用〕
」−述した構成では、リードを利用して外部との電気接
続を行うことができ、リードフレームやインナーリート
を不要にして取り扱いを容易にし、かつ小型化を実現す
る。
〔実施例〕
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
図において、半導体千ノブ１はこれまでと同様に表面に
複数個の電極パッド２を設けているが、これらの電極パ
ッド２上には導電性のり一部３を立設している。このリ
ード３ば、第２図に拡大図示するように、先端を幾分細
（した金属材料をノブ状に形成し、その大径の基部を電
極バンド２に圧着等により接続している。そして、この
リート３の先端のみを露出させるように、半導体チップ
１の全体を樹脂４で被覆している。
このように構成した半導体集積回路装置を実装する際に
は、第３図に一部を拡大して示すように、実装基板５上
に半導体集積回路装置を伏せて載置し、内部配線６で電
気接続された基板側パッド７にリード３の先端を接触さ
せ、単口１等を用いたりフロー法により接続する。
したがって、この半導体集積回路装置では、電極パッド
２上に立設したり−ド３を用いて外部との電気接続を行
うため、リードフレームやインナリードは不要となり、
取り扱いを極めて簡単なものにできる。また、樹脂４は
半導体チップ１を最小限の大きさでＪ・Ｉ止しているた
め、半導体集積回路装置全体の大きさを半導体チップ１
と略同程度に極めて小さいものにできる。
（発明の効果〕 以上説明したように本発明は、半導体チップの電極パッ
ドにリードを立設するとともに半導体チップを樹脂で被
覆しているので、リードを利用して外部との電気接続を
行うことができ、リードフレー１・やインナーリードを
不要にして半導体集積回路装置の取り扱いを容易にし、
かつその小型化が達成できる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の縦断面図、第２図は樹脂封
止前の一部の拡大斜視図、第３図は実装状態の一部拡大
断面図、第４図は従来の半導体集積回路装置の一例の縦
断面図、第５図は従来の半導体集積回路装置の他の例の
一部縦断面図である。 １・・・半導体チップ、２・・・電極パッド、３・・・
リード、４・・・樹脂、５・・・実装基板、６・・・内
部配線、７・・・基＋ｆｆｌ　（ｉ１ｊｌパッド、１］
・・・リードフレーム、１２金属細線、１３・・・外部
リード、Ｉ４・・・樹脂、２１・・・回路基板、２２・
・・インナーリード、２３・・・回路パターン。 第２ 図 第５ 図

Claims (1)

    【特許請求の範囲】
  1. １、半導体チップに設けた電極パッドに導電性材からな
    るリードを立設し、このリードの先端を露出するように
    前記半導体チップを樹脂で被覆したことを特徴とする半
    導体集積回路装置。
JP1009216A 1989-01-18 1989-01-18 半導体集積回路装置 Pending JPH02189926A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1009216A JPH02189926A (ja) 1989-01-18 1989-01-18 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1009216A JPH02189926A (ja) 1989-01-18 1989-01-18 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH02189926A true JPH02189926A (ja) 1990-07-25

Family

ID=11714255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1009216A Pending JPH02189926A (ja) 1989-01-18 1989-01-18 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH02189926A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994024694A1 (en) * 1993-04-14 1994-10-27 Amkor Electronics, Inc. Interconnection of integrated circuit chip and substrate
US5461197A (en) * 1991-02-15 1995-10-24 Kabushiki Kaisha Toshiba Electronic device having a chip with an external bump terminal equal or smaller than a via hole on a board
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US5925934A (en) * 1995-10-28 1999-07-20 Institute Of Microelectronics Low cost and highly reliable chip-sized package
US6204089B1 (en) * 1999-05-14 2001-03-20 Industrial Technology Research Institute Method for forming flip chip package utilizing cone shaped bumps

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5787144A (en) * 1980-11-19 1982-05-31 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JPS5848947A (ja) * 1981-09-18 1983-03-23 Sharp Corp 半導体装置の製法
JPS62147735A (ja) * 1985-12-23 1987-07-01 Matsushita Electric Works Ltd フリツプチツプの製法
JPS631341U (ja) * 1986-06-20 1988-01-07
JPS644051A (en) * 1987-06-26 1989-01-09 Hitachi Ltd Formation of bump of hand drum shape

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5787144A (en) * 1980-11-19 1982-05-31 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JPS5848947A (ja) * 1981-09-18 1983-03-23 Sharp Corp 半導体装置の製法
JPS62147735A (ja) * 1985-12-23 1987-07-01 Matsushita Electric Works Ltd フリツプチツプの製法
JPS631341U (ja) * 1986-06-20 1988-01-07
JPS644051A (en) * 1987-06-26 1989-01-09 Hitachi Ltd Formation of bump of hand drum shape

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461197A (en) * 1991-02-15 1995-10-24 Kabushiki Kaisha Toshiba Electronic device having a chip with an external bump terminal equal or smaller than a via hole on a board
WO1994024694A1 (en) * 1993-04-14 1994-10-27 Amkor Electronics, Inc. Interconnection of integrated circuit chip and substrate
US5478007A (en) * 1993-04-14 1995-12-26 Amkor Electronics, Inc. Method for interconnection of integrated circuit chip and substrate
US5925934A (en) * 1995-10-28 1999-07-20 Institute Of Microelectronics Low cost and highly reliable chip-sized package
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6163463A (en) * 1996-12-06 2000-12-19 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection
US6204089B1 (en) * 1999-05-14 2001-03-20 Industrial Technology Research Institute Method for forming flip chip package utilizing cone shaped bumps

Similar Documents

Publication Publication Date Title
US6028358A (en) Package for a semiconductor device and a semiconductor device
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
US5637828A (en) High density semiconductor package
JPH1056129A (ja) 積層型ボトムリード半導体パッケージ
JP3150253B2 (ja) 半導体装置およびその製造方法並びに実装方法
US6661099B2 (en) Semiconductor device, semiconductor package for use therein, and manufacturing method thereof
JPH02189926A (ja) 半導体集積回路装置
KR20010070081A (ko) 반도체 장치 및 그 제조 방법
JP3171176B2 (ja) 半導体装置およびボール・グリッド・アレイ製造方法
US5728247A (en) Method for mounting a circuit
JPS6154656A (ja) 半導体装置
JP2809191B2 (ja) 半導体チップの実装方法
JP2002270629A (ja) 電子部品およびその製造方法
JPS59143348A (ja) 電子部品
JP3275787B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH0282544A (ja) 半導体装置
JPH11135669A (ja) Ｃｓｐ型半導体装置
JPS60262434A (ja) 半導体装置
JPH1041416A (ja) 電子部品
JPH02164057A (ja) ピングリッドアレイ半導体パッケージ
JPH04146659A (ja) 半導体装置およびその製造方法
JPH039541A (ja) 半導体装置の製造方法
JPH11354713A (ja) 半導体装置及び実装方法
JP2004179300A (ja) 半導体装置およびその製造方法
JPS59107553A (ja) 半導体装置のワイヤ−ボンデイング方法