JPS6214908B2 - - Google Patents
Info
- Publication number
- JPS6214908B2 JPS6214908B2 JP54047255A JP4725579A JPS6214908B2 JP S6214908 B2 JPS6214908 B2 JP S6214908B2 JP 54047255 A JP54047255 A JP 54047255A JP 4725579 A JP4725579 A JP 4725579A JP S6214908 B2 JPS6214908 B2 JP S6214908B2
- Authority
- JP
- Japan
- Prior art keywords
- dropout
- canceller
- switch
- waveform
- emphasis circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
本発明はビデオデイスクプレーヤのドロツプア
ウト消去装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a dropout erasing device for a video disc player.
従来のビデオデイスクプレーヤのドロツプアウ
ト消去装置は、第1図に示すような構成である。
すなわち、同図において、1は入力FM信号、2
はFM復調器、3はFMキヤリヤ抑制用の低域フ
イルタ、4はデエンフアシス回路、5はドロツプ
アウト・キヤンセラ・スイツチ、6は再生ビデオ
信号、7は水平走査周期遅延回路、8はドロツプ
アウト検出器である。以下、その動作を第2図に
より説明する。同図において、aは前述のデエン
フアシス回路4の入力ビデオ信号9の波形であ
る。同図のTHは水平走査周期で、約63.5μsecで
ある。また、13は欠陥すなわちドロツプアウト
部である。次に、同図bはデエンフアシス回路4
の出力ビデオ信号10の波形である。デエンフア
シス回路4によつて、高域周波数成分を減衰させ
ることにより元のビデオ信号が再生されるが、こ
れに付随して、ドロツプアウト部13の波形は、
ドロツプアウト部13′のなまつた波形に変化す
る。次に、同図cはドロツプアウト検出器8の出
力パルス11の波形である。第1図のドロツプア
ウト・キヤンセラ・スイツチ5は、通常は図の上
側に閉じているが、波形cが高電位の期間だけ下
側に閉じ、これによつて、1水平走査周期だけ、
過去のビデオ信号で欠陥部を置き換える。次に、
第2図dはドロツプアウト・キヤンセラ・スイツ
チ5の出力として得られる再生ビデオ信号6の波
形である。この波形dからわかるように、再生ビ
デオ信号6には欠陥の残留痕跡13″が残存して
いる。この残留痕跡13″は、長さは約1μsec程
度であるが、再生モニタ画面で見ると約1cmの横
すじ状の妨害として認められ、画質を劣化させて
いた。以上の点が、ドロツプアウト消去装置にお
ける従来技術の問題点であつた。 A conventional dropout erasing device for a video disc player has a configuration as shown in FIG.
That is, in the same figure, 1 is the input FM signal, 2
is an FM demodulator, 3 is a low-pass filter for FM carrier suppression, 4 is a de-emphasis circuit, 5 is a dropout canceller switch, 6 is a reproduced video signal, 7 is a horizontal scanning period delay circuit, and 8 is a dropout detector. . The operation will be explained below with reference to FIG. In the figure, a is the waveform of the input video signal 9 of the de-emphasis circuit 4 described above. T H in the figure is the horizontal scanning period, which is approximately 63.5 μsec. Further, 13 is a defect, that is, a dropout portion. Next, the figure b shows the de-emphasis circuit 4.
This is the waveform of the output video signal 10 of . The de-emphasis circuit 4 reproduces the original video signal by attenuating the high frequency components, but along with this, the waveform of the dropout section 13 is
The waveform of the dropout portion 13' changes to a rounded shape. Next, c in the same figure shows the waveform of the output pulse 11 of the dropout detector 8. The dropout canceller switch 5 in FIG. 1 is normally closed on the upper side of the figure, but it is closed on the lower side only during the period when the waveform c is at a high potential.
Replace defective parts with past video signals. next,
FIG. 2d shows the waveform of the reproduced video signal 6 obtained as the output of the dropout canceller switch 5. As can be seen from this waveform d, a residual trace 13'' of the defect remains in the reproduced video signal 6. The length of this residual trace 13'' is approximately 1 μsec, but when viewed on the reproduction monitor screen, it is approximately This was recognized as a 1cm horizontal stripe-like interference, which was deteriorating the image quality. The above points are the problems of the prior art in the dropout erasing device.
本発明の目的は、上記した従来技術の問題点を
解消できるドロツプアウト消去装置を提供するに
ある。この目的を達成するため、本発明は、デエ
ンフアシス回路とプリエンフアシス回路とをドロ
ツプアウト・キヤンセラ・ループ内に設けること
により、上記したような残留痕跡の発生を最小限
に抑えることを要点とするものである。 SUMMARY OF THE INVENTION An object of the present invention is to provide a dropout erasing device that can solve the problems of the prior art described above. To achieve this objective, the present invention aims to minimize the occurrence of residual traces as described above by providing a de-emphasis circuit and a pre-emphasis circuit within the dropout canceller loop. .
以下、本発明の基本的な第1の実施例を第3図
により説明する。同図において、第1図と同一機
能の部分は同一番号で示し、その説明は省略す
る。なお、12はデエンフアシス回路で、ドロツ
プアウト・キヤンセラ・スイツチ5の後に設けら
れている。また、14はプリエンフアシス回路
で、デエンフアシス回路12で減衰された高域周
波数成分を強調して元通りに回復するためのもの
である。換言すれば、ドロツプアウト・キヤンセ
ラ・ループの周波数対振幅特性を平担化するため
のものである。以下、動作を第4図により説明す
る。同図において、波形aはFMキヤリヤ抑制用
の低域フイルタ3の出力9の波形で、13の部分
が欠陥すなわちドロツプアウト部を表す。波形b
はドロツプアウト検出器8の出力パルス11の波
形である。この出力パルス11の高電位部におい
てのみ、ドロツプアウト・キヤンセラ・スイツチ
5は図の下側に閉じる。また、同図の波形cはド
ロツプアウト・キヤンセラ・スイツチ5の出力1
5の波形である。この波形においては欠陥部の残
留痕跡が従来技術に比べて少ないが、これは、デ
エンフアシス回路12の手前にドロツプアウト・
キヤンセラ・スイツチ5を設けたために、従来技
術における波形のなまりの影響が回避されたこと
によつている。同図の波形dはデエンフアシス回
路12の出力として得られる再生ビデオ信号6′
の波形であるが、残留痕跡が大幅に低減されてい
ることがわかる。 A basic first embodiment of the present invention will be described below with reference to FIG. In this figure, parts having the same functions as those in FIG. 1 are indicated by the same numbers, and their explanations will be omitted. Note that 12 is a de-emphasis circuit, which is provided after the dropout canceller switch 5. Further, 14 is a pre-emphasis circuit for emphasizing the high frequency components attenuated by the de-emphasis circuit 12 and restoring them to their original state. In other words, the purpose is to flatten the frequency versus amplitude characteristic of the dropout canceller loop. The operation will be explained below with reference to FIG. In the figure, waveform a is the waveform of the output 9 of the low-pass filter 3 for FM carrier suppression, and a portion 13 represents a defect, that is, a dropout portion. waveform b
is the waveform of the output pulse 11 of the dropout detector 8. Only in the high potential portion of this output pulse 11, the dropout canceller switch 5 closes to the lower side of the figure. In addition, waveform c in the same figure is output 1 of dropout canceller switch 5.
5 waveform. In this waveform, there are fewer residual traces of defective parts than in the prior art, but this is due to the dropout before the de-emphasis circuit 12.
This is because the provision of the canceller switch 5 avoids the effects of waveform rounding in the prior art. Waveform d in the figure is the reproduced video signal 6' obtained as the output of the de-emphasis circuit 12.
It can be seen that the residual traces are significantly reduced.
以上が基本的な実施例であるが、次に変形につ
いて述べる。前述した基本実施例におけるデエン
フアシス回路の特性を2分して、その一方を従来
技術と同様にドロツプアウト・キヤンセラ・スイ
ツチ5の手前に、残りを後方にそれぞれ配置して
もよい。具体的には、デエンフアシス周波数特性
をD(f)とし、その一例を次式とする。 The basic embodiment has been described above, and modifications will now be described. The characteristics of the de-emphasis circuit in the basic embodiment described above may be divided into two parts, one of which may be placed in front of the dropout canceller switch 5, and the other part placed behind the dropout canceller switch 5, as in the prior art. Specifically, let the de-emphasis frequency characteristic be D(f), and an example thereof is given by the following equation.
これを次の通り2分することができる。 This can be divided into two as follows.
そして、式(2)の右辺前半の因子の特性をドロツ
プアウト・キヤンセラ・スイツチ5の前方に、式
(2)の右辺後半の因子の特性を後方にそれぞれ配置
する。また、これに対応して、第3図に示したプ
リエンフアシス回路14は、式(2)の右辺後半の因
子の逆数の特性とする。以上の変形例において
は、第4図に示した波形c,dに相当するドロツ
プアウト・キヤンセラ・スイツチの出力および再
生ビデオ信号の波形における残留痕跡が、前述し
た基本的な第1の実施例に比べて若干増加する
が、従来技術の場合に比べれば、痕跡の長さを約
1/4に縮めることができ、大きな改善効果がある。 Then, the characteristics of the factors in the first half of the right side of equation (2) are placed in front of the dropout canceller switch 5, and the equation
Place the characteristics of the factors in the second half of the right-hand side of (2) backwards. Correspondingly, the pre-emphasis circuit 14 shown in FIG. 3 has a characteristic that is the reciprocal of the factor in the second half of the right side of equation (2). In the above modified example, the residual traces in the output of the dropout canceller switch and the waveform of the reproduced video signal corresponding to waveforms c and d shown in FIG. 4 are different from those in the basic first embodiment described above. However, compared to the conventional technique, the length of the trace can be reduced to about 1/4, resulting in a large improvement effect.
以上の変形の説明において、デエンフアシス回
路を少なくとも部分的に、ドロツプアウト・キヤ
ンセラ・スイツチ5の後方に配置すると述べたが
このドロツプアウト・キヤンセラ・スイツチと後
置のデエンフアシス回路とを一体化し、さらに、
プリエンフアシス回路14を不要化することが可
能である。これを第2の実施例として、第5図に
より説明する。同図において、第3図と同一機能
の部分は同一番号で示し、その説明は省略する。
また、同図の4′は、前述した式(2)に関連したデ
エンフアシス特性の前置部分であり、これは基本
的な第1の実施例の場合と同じく削除してもよ
い。抵抗R1,抵抗R2,キヤパシタCはデエンフ
アシス回路を構成し、その周波数特性をD2(f)と
すれば、これは次式の通りである。 In the above description of the modification, it has been stated that the de-emphasis circuit is at least partially located behind the dropout canceller switch 5, but the drop-out canceller switch and the rear de-emphasis circuit are integrated, and further,
It is possible to eliminate the need for the pre-emphasis circuit 14. This will be explained as a second embodiment with reference to FIG. In this figure, parts having the same functions as those in FIG. 3 are designated by the same numbers, and their explanations will be omitted.
Further, 4' in the same figure is a prefix portion of the de-emphasis characteristic related to the above-mentioned equation (2), and this may be deleted as in the case of the basic first embodiment. Resistor R 1 , resistor R 2 , and capacitor C constitute a de-emphasis circuit, and if its frequency characteristic is D 2 (f), this is expressed by the following equation.
D2(f)=1+j2πC(R1+R2)f/1+j2π
CR2f……(3)
従つて、R1,R2,Cの値を適当に選定すれ
ば、任意のデエンフアシス特性を持たせ得ること
がわかる。ここで、プリエンフアシス回路を削除
できた理由は、第5図において、ドロツプアウ
ト・キヤンセラ・スイツチ5への入力補正信号
を、エミツタフオロアにより定電圧源化してある
ことに基づく。なお、従来技術、本案で共に用い
られているドロツプアウト・キヤンセラ・スイツ
チは、C―MOS IC技術によるアナログスイツチ
として廉価に入手可能なものである。 D 2 (f)=1+j2πC(R 1 +R 2 )f/1+j2π
CR 2 f (3) Therefore, it can be seen that by appropriately selecting the values of R 1 , R 2 and C, any de-emphasis characteristic can be provided. The reason why the pre-emphasis circuit can be omitted is that the input correction signal to the dropout canceller switch 5 is converted into a constant voltage source by an emitter follower in FIG. 5. The dropout canceller switch used in both the prior art and the present invention is an analog switch based on C-MOS IC technology that can be obtained at low cost.
最後に、デエンフアシス回路の配置の問題につ
いて述べる。第1図において、デエンフアシス回
路4をドロツプアウト・キヤンセラ・ループより
も後方、すなわち再生ビデオ信号6を水平走査周
期遅延回路7へ分岐する点よりもさらに後方に、
独立して配置することも考えられるが、これは次
に述べる欠点があるために好ましくない。すなわ
ち、デエンフアシス回路をドロツプアウト・キヤ
ンセラ・ループよりも後置すると、水平走査周期
遅延回路7への入力信号中の高域周波数成分は、
強調された状態のままであるために大振幅とな
り、そのため、ドロツプアウト・キヤンセラ・ル
ープ内において、水平走査周期遅延回路7および
付随増幅器のダイナミツクレンジ上の制約によつ
て飽和歪み等を発生しやすい。他方、この歪みを
避けようとして、小信号レベルで伝達すると、周
囲温度の変化等による直流レベルの変動がドロツ
プアウト・キヤンセラ・スイツチ5の入力直流電
圧相互間の偏差をもたらし、所期のドロツプアウ
ト・キヤンセラ動作を果たし得なくなるからであ
る。従つて、デエンフアシス回路をドロツプアウ
ト・キヤンセラ・ループより後置する構成には欠
点があるが、本発明はこの欠点をも回避し得たも
のである。 Finally, we will discuss the issue of placement of the de-emphasis circuit. In FIG. 1, the de-emphasis circuit 4 is positioned after the dropout canceller loop, that is, further behind the point where the reproduced video signal 6 is branched to the horizontal scanning period delay circuit 7.
Although it is conceivable to arrange them independently, this is not preferred because of the following disadvantages. That is, when the de-emphasis circuit is placed after the dropout canceller loop, the high frequency component in the input signal to the horizontal scanning period delay circuit 7 becomes
Since it remains in an emphasized state, the amplitude becomes large, and therefore saturation distortion etc. are likely to occur in the dropout canceller loop due to constraints on the dynamic range of the horizontal scanning period delay circuit 7 and associated amplifiers. . On the other hand, if a small signal level is transmitted in an attempt to avoid this distortion, fluctuations in the DC level due to changes in ambient temperature, etc. will cause deviations between the input DC voltages of the dropout canceller switch 5, and the desired dropout canceller will This is because it becomes impossible to perform the action. Therefore, although there are drawbacks to the arrangement in which the de-emphasis circuit is placed after the dropout canceller loop, this drawback can also be avoided by the present invention.
前述のように、本発明によれば、ドロツプアウ
ト消去装置において、従来技術で問題とされてい
たドロツプアウト消去回路動作時の残留痕跡の長
さを約1/4以下に縮減できるので、再生モニタ上の
再生画像の画質を向上する効果は大であり、しか
も、その構成は従来技術に比べてほとんど価格増
加なしに実現できるので、工業上の価値は高い。 As described above, according to the present invention, in the dropout erasing device, the length of the residual trace when the dropout erasing circuit operates, which was a problem in the prior art, can be reduced to about 1/4 or less. The effect of improving the quality of reproduced images is significant, and the structure can be realized with almost no increase in price compared to conventional techniques, so it has high industrial value.
第1図は従来技術によるドロツプアウト消去装
置の構成を示す説明図、第2図は第1図の装置の
動作を説明するための波形図、第3図は本発明に
よるドロツプアウト消去装置の第1の実施例の構
成を示す説明図、第4図は第3図の装置の動作を
説明するための波形図、第5図は本発明の第2の
実施例の構成を示す説明図である。
符号の説明、1……入力FM信号、2……FM
復調器、3……低域フイルタ、4,4′……デエ
ンフアシス回路、5……ドロツプアウト・キヤン
セラ・スイツチ、6,6′……再生ビデオ信号、
7……水平走査周期遅延回路、8……ドロツプア
ウト検出器、12……デエンフアシス回路、1
3,13′……ドロツプアウト部、13″……残留
痕跡、14……プリエンフアシス回路。
FIG. 1 is an explanatory diagram showing the configuration of a dropout erasing device according to the prior art, FIG. 2 is a waveform diagram for explaining the operation of the device in FIG. 1, and FIG. 3 is a first diagram of a dropout erasing device according to the present invention. FIG. 4 is a waveform diagram for explaining the operation of the apparatus of FIG. 3, and FIG. 5 is an explanatory diagram showing the configuration of a second embodiment of the present invention. Explanation of symbols, 1...Input FM signal, 2...FM
demodulator, 3... low-pass filter, 4, 4'... de-emphasis circuit, 5... dropout canceller switch, 6, 6'... reproduced video signal,
7...Horizontal scanning period delay circuit, 8...Dropout detector, 12...De-emphasis circuit, 1
3, 13'...Dropout section, 13''...Residual trace, 14...Pre-emphasis circuit.
Claims (1)
器、ドロツプアウト消去スイツチおよび水平走査
周期遅延回路を含んでなるドロツプアウト消去装
置において、映像デエンフアシス回路の特性の少
なくとも一部を分担するデエンフアシス回路を、
ドロツプアウト消去スイツチの出力端子と水平走
査周期遅延回路の入力端子との間に挿入し、かつ
ドロツプアウト消去回路のループの周波数対振幅
特性を実質的に平坦化したことを特徴とするドロ
ツプアウト消去装置。1. In a dropout erasing device of an image signal reproducing device, which includes a dropout detector, a dropout erasing switch, and a horizontal scanning period delay circuit, a deemphasis circuit that shares at least a part of the characteristics of the video deemphasis circuit,
What is claimed is: 1. A dropout erasing device, which is inserted between an output terminal of a dropout erasing switch and an input terminal of a horizontal scanning period delay circuit, and is characterized in that the frequency versus amplitude characteristic of the loop of the dropout erasing circuit is substantially flattened.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4725579A JPS55139616A (en) | 1979-04-19 | 1979-04-19 | Dropout canceler |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4725579A JPS55139616A (en) | 1979-04-19 | 1979-04-19 | Dropout canceler |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55139616A JPS55139616A (en) | 1980-10-31 |
| JPS6214908B2 true JPS6214908B2 (en) | 1987-04-04 |
Family
ID=12770155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4725579A Granted JPS55139616A (en) | 1979-04-19 | 1979-04-19 | Dropout canceler |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55139616A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59160806A (en) * | 1983-03-02 | 1984-09-11 | Mitsubishi Electric Corp | Dropout compensating circuit |
| JPS6132678A (en) * | 1984-07-25 | 1986-02-15 | Hitachi Ltd | Drop out compensation circuit |
-
1979
- 1979-04-19 JP JP4725579A patent/JPS55139616A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55139616A (en) | 1980-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6030296A (en) | Recording and reproducing device of video signal | |
| JPH0391393A (en) | Control signal generator for television system | |
| EP0292324B1 (en) | Noise reduction circuit of a video signal | |
| JPS6214908B2 (en) | ||
| US4055848A (en) | Signal processing for off-air video recorder | |
| JP2551205B2 (en) | Contour correction circuit | |
| JP2982233B2 (en) | Non-linear de-emphasis circuit | |
| JP2584439B2 (en) | Video signal processing device | |
| JPH0430863Y2 (en) | ||
| KR900004623B1 (en) | FM luminance signal demodulation device for video signal playback device | |
| JPH0620252B2 (en) | Image quality compensation device | |
| JPS6224783A (en) | Circuit device with improved clearness of reproduced image in video recorder | |
| JPH0463594B2 (en) | ||
| JP2831996B2 (en) | Signal recording device | |
| JP2874498B2 (en) | Video signal playback device | |
| JP2632428B2 (en) | Line correlation noise cancellation circuit | |
| JPS628621Y2 (en) | ||
| JPH04252670A (en) | Image quality correction device | |
| JP2702250B2 (en) | Magnetic recording / reproducing device | |
| KR910002937B1 (en) | Picture amending circuit of color sub-carrier signal | |
| JPH05292455A (en) | Video signal recording and reproducing device | |
| JPS5946046B2 (en) | Recording/playback device | |
| JPS6113881A (en) | Core ring circuit of profile correcting device for television camera | |
| JPS6180669A (en) | Reproducing device | |
| JPH027228B2 (en) |